

LTCC CSP SAW Filter의 열 분포 시뮬레이션 (Thermal Simulation of LTCC CSP SAW Filter)

김재윤 , 선용빈* , 김형민**

경기대학교 첨단산업공학부 신소재전공, *경기대학교 산업정보대학원, **경기대학교 기계공학과

Abstract

CSP(Chip Size Packaging) SAW Filter Package에 대해서, 유한요소해석(Finite Element Analysis) 컴퓨터 Simulation 프로그램인 ANSYS를 이용하여 Package의 온도 분포를 해석하였다. 신뢰성(reliability) Test 조건에서 Transient Thermal Simulation을 한 후, 조건을 변화시켜 가면서 Chip 내부 온도가 어떻게 변화하는지 알아보았다.

Chip에 1.8 hour 동안 4W의 열원을 주고, 주위는 20°C 자연대류로 놓고 Transient Thermal Simulation 한 결과는 약 99°C로, 허용 가능한 온도인 110°C보다 약 11°C 낮음을 알 수 있었다. 또한 이는 실험값인 약 95°C와 유사한 값을 나타내었다.

1. Introduction

현대사회에 있어 정보통신화가 급속히 발전됨에 따라 최근 각종 이동통신용 매체가 우리 생활에 필수적인 부분으로 자리 잡고 있으면서 정보통신기기의 디지털화, 고주파화, 소형화가 급속히 진행되고 있다. 이처럼 이동통신기기가 소형 다기능화로 진행됨에 관련하여 가장 큰 역할을 하고 있는 것이 회로의 VLSI화, 저소비 Device 개발, 고성능화 등과 함께 소요 전자부품의 소형화이다. 그 중에서도 핵심소자로 각광을 받고 있는 것이 표면탄성파(SAW : Surface Acoustic Wave)필터이다. SAW Filter는 표면탄성파를 이용하여 신호주파수성분과 위상성분을 제어하여 인접채널신호를 제거하고 수신채널신호를 정형하는 대역통과필터(Band Pass Filter)이다. SAW Filter는 Planar 구조를 갖기 때문에 그 제조기술에 LSI와 같은 Photo Lithography 기술을 적용할 수 있어 이로 인해 양산성이 뛰어나며, SAW Device의 재료로 사용되는 압전체 기판의 표면파 속도는 전자파 속도와 비교하여 약 10^5 배 느리기 때문에 소자의 소형화가 가능하고 다수의 R,L,C 회로를 하나의 SAW Filter로 대체 할 수 있다는 장점이 있다. 하지만 LC Filter나 유전체 Filter 등에 비해 삽입손실이 크고 초고주파에서는 작용이 어렵고, 또한 박막을 이용하므로 고전력 응용이 어려운 등의 단점이 있다. 따라서 현재 디지털 이동통신기기에 이용될 고주파용 SAW Filter는 높은 선택특성이 요구되어 삽입손실의 개선, Submicron 전극제작기술, 소형화를 위한 Package기술 등이 연구과제이다.

소형화를 위한 Package 기술로서 Flip-Chip 방식의 CSP가 제안되었다. 즉, Via를 형성한 후 Packaging 기판에 bump를 형성하고 그 위에 Chip을 곧바로 올려서 거의 Chip크기로 만드는 것이다. 하지만 고주파 대역으로 옮겨가면서 Joule Heat에 대한 문제점이 대두되었고, 이를 해결하기 위한 Package Design이 이루어지고 있는 실정이다.

따라서 본 연구에서는 LTCC CSP SAW Filter Package 내부 온도를 알기 위해 유한요소 해석 프로그램인 ANSYS를 사용하여 여러 가지 조건을 변화 시켜 가면서 Computer Simulation 하였다.

2. Experimental Procedure

그림 1은 본 연구에서 사용된 CSP SAW Filter의 2차원 Dimension이다. 그림 2는 ANSYS에서 그림 1을 Half Modeling 한 모습이다.




그림 1. CSP SAW Filter Design




그림 2. ANSYS Half Modeling

ANSYS에서 Thermal Transient 해석시 사용하는 식은 다음과 같다.

$$\frac{\partial}{\partial x} \left(k \frac{\partial T}{\partial x} \right) = \rho c \frac{\partial T}{\partial t}$$

Thermal Transient 해석이란 시간에 따른 온도변화를 사용할 때 사용하는 해석 방법이다. Thermal Transient 해석에 적용한 3가지(K(conductivity), ρ (density), C(specific heat)) 물성치를 표 1에 나타내었다.

	Conductivity(K)	Density(ρ)	Specific Heat(C)
Resin	100 W/mK	2.0 g/cm ³	0.20 cal/g °C
Al ₂ O ₃ (LTCC)	3.0	3.2	0.20
LiTaO ₃	100	7.46	0.16
Ni	91	8.9	0.11
Au	320	19.3	0.03
W	170	19.2	0.33
Air	31.27 × 10 ⁻³	1.166 × 10 ⁻³	0.24

<표 1. Material Property>

Mesh 조건은 Thermal 2D-Solid55의 형상함수를 사용하여 계산의 효율성을 극대화 시키기 위해 Line Control에 의한 Mapped Mesh를 수행하였다. 즉, Chip의 크기에 비해 Pad 부분과 Metal 부분이 상대적으로 작기 때문에 Pad 와 Metal 부분에 좀 더 조밀한 Mesh를 형성하였다.




그림 3. Mapped Mesh 모습

경계조건은 LiTaO₃ 기판 표면에 열원(4W for 1.8hour)을 Surface Load인 Heat Flux형태로 주었고, Chip 외부에는 Uniform Temp. 20℃로 강제대류 조건을 주었다. 또한 시간을 21단계로 나누어 설정하여 시간에 따른 온도분포를 보기위한 Thermal Transient 해석을 실시하였다.

3. Results and Discussion

그림 4는 최종단계의 온도분포를 보여주고 있다. Package의 온도가 약 372K(=99℃)임을 알 수 있고, 신뢰성Test 허용 온도인 110℃보다 약 11℃ 낮게 결과가 나왔다.



그림 4. Temp. Distribution





그림 5. Thermal Flux

이는 현재 Design된 CSP SAW Filter가 열이 잘 빠져나가고 있음을 Simulation을 통해 확인할 수 있었다. 또한 그림 5를 보면 Thermal Flux가 Chip 표면에서 시작하여 Via를 통해 밖으로 잘 빠져나가고 있음을 알 수 있다.

위 그림에서 보듯이, 대부분의 열 흐름이 Via를 통해 빠져나가고 있는 것으로 보아 Via와 연결되어 있는 Package 바닥 면에 Heat Sink를 부착시키거나, 표면적을 넓게 하는 방법으로 열을 좀 더 잘 빠져나가게 할 수 있을 것으로 예상된다.

그림 6은 시간에 따른 온도분포를 그래프로 나타낸 것이다. 그림에서 보듯이 약 2초만에 거의 Saturation 온도까지 올라가는 것을 알 수 있고, 21초만에 최종온도인 약372K(99℃)에 도달했다. 이것은 SAW Filter가 초소형이고, Flip Chip형태로 제작되어서 단시간에 최종온도까지 Saturation 되는 것이라 생각되어지고, 온도 곡선이 계속 증가하지 않고 Saturation 되는 것으로 보아 공급되는 열을 Chip에서 잘 뽑아내고 있다는 것을 알 수 있다.



<그림 6. 시간에 따른 온도 분포>

표 2, 3, 4 는 Model Design 변경에 따른 온도분포를 나타낸 것이다. 표에서 보듯이 Pad 두께를 변경했을 때를 제외하고는 거의 변화가 없음을 알 수 있었다.

◆ Metal Thickness $10\mu\text{m} \rightarrow 12\mu\text{m} : \Delta T = 0$

	T(at $10\mu\text{m}$)	→	T(at $12\mu\text{m}$)
Temp-in	371.953 K	→	371.953 K
Temp-out	371.763 K	→	371.763 K

<표 2. Metal 두께를 변경시켰을 때>

◆ Pad Thickness $20\mu\text{m} \rightarrow 25\mu\text{m} : \Delta T = 1.2\text{K}$ (Increased)

	T(at $20\mu\text{m}$)	→	T(at $25\mu\text{m}$)
Temp-in	371.953 K	→	373.167 K
Temp-out	371.763 K	→	372.974 K

<표 3. Pad 두께를 변경시켰을 때>

◆ Via moved $70\mu\text{m}$ toward center : $\Delta T \approx 0$

	T	→	T(move)
Temp-in	371.953 K	→	372.007 K
Temp-out	371.763 K	→	371.821 K

<표 4. Via를 중앙쪽으로 이동시켰을 때>

표 5는 주변기기에서 발생하는 열이 미치는 영향을 알아보기 위해서 주변온도 변화에 따른 온도변화를 나타낸 표이다. 표에서 보듯이 주변의 온도가 10°C 씩 증가할 때마다 Chip의 온도도 10°C 씩 증가하는 것을 볼 수가 있다. 특히 3W 이상에서는 최대허용온도인 110°C 이상의 온도가 나와 주변의 온도 변화가 Chip의 온도에 상당한 영향을 줄 수 있음을 알 수 있었다. 이것은 Chip의 온도를 낮추기 위해 Heat Sink와 같은 온도를 줄이는 방법이 병행되어야 한다는 것을 나타낸다.

: \geq Max. Allowed Temp. 110°C

Temp.($^\circ\text{C}$) Heat Flux(watt)	20	30	40	50
1.2	44	54	64	74
1.5	50	60	70	80
2.0	60	70	80	90
2.5	70	80	90	100
3.0	80	90	100	110
3.5	90	100	110	120
4.0	99	109	119	129

<표 5. 주변온도에 따른 온도변화>

본 연구에서는 LTCC CSP SAW Filter Package 2D-Design에서 유한요소 해석 프로그램인 ANSYS를 이용하여 Package의 온도분포를 Simulation 한 결과 다음과 같은 결론을 얻었다.

1. Chip에 1.8hour 동안 4W의 열원을 주고, 외부 강제대류 조건 下에서의 Package 온도 분포는 약 372K(99℃)로 최대허용온도인 110℃보다 약 11℃ 작게 나왔고, 실험값 온도인 95℃보다는 약 4℃ 높음을 알 수 있었다.
2. Design 변경에 따른 온도 변화는 약 1℃로 큰 차이가 없었다.
3. 주변온도에 따른 Package의 온도변화는 주변 온도가 올라 갈수록 Package의 온도가 일정하게 올라갔고, Heat Flux가 커질수록 최대 허용온도인 110℃ 이상의 온도로 올라가는 것을 알 수 있었다.

지금까지 여러 가지 조건에 대한 Chip 온도분포를 살펴보았다. Simulation 결과와 실험 값이 차이를 보이는 이유는 첫째는 Mesh의 효율성에 따른 오차율 때문이고, 둘째는 모델의 단순화 등 컴퓨터에서는 표현하기 힘든 부분에서의 오차라 생각된다. 이렇듯 아직은 재료공학에서 Simulation이 그렇게 쉬운 일은 아니다. 하지만 컴퓨터 Simulation이 재료 연구에서 중요한 한 분야로 자리 잡게 되었고, 재료과학자의 참여도 날로 늘어나고 있는 실정이므로 앞으로 최적화된 Simulation을 할 수 있을 것으로 생각된다. 이와 같은 Simulation이 제대로 확립될 때 연구개발이나 제품생산에 있어서 상당히 유용한 정보가 될 것이고, 많은 시간과 비용의 절감을 기대할 수 있을 것이다.

References

- [1] J. S. Kim, and S. I. Park, The Journal of the Korean Institute of Electrical and Electronic Material Engineers. Vol. 10, No. 2, pp. 179-184, 1997.
- [2] 박용욱, 표면 탄성파(SAW) 필터 이론, 전기전자재료학회지 제13권 제7호, 2000년 7월,
- [3] 태성 S&E Inc FEA 사업부, 유한요소해석 입문과 선형해석, 2000년
- [4] 정상진, 열전달 해석, 2001년
- [5] ANSYS 6.0 Manual