대한전기학회:학술대회논문집 (Proceedings of the KIEE Conference)

대한전기학회 (The Korean Institute of Electrical Engineers)
권호 표지

초저저항 MOS 스위치의 최적 배치설계

Optimal Layout Methods for MOSFETs of Ultra Low Resistance

  • 김준엽 (세종대학교 전자공학과)
  • Kim, Joon-Yub (Department of Electronics Engineering, Sejong University)
  • Published : 2002.07.10
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

Abstract

집적회로에서 MOSFET이 낮은 Turn-on 저항이 요구되는 스위치 등으로 사용되는 경우 단일 MOSFET이 그 주변의 복잡한 기능의 회고보다 오히려 반도체 위에서 차지하는 면적이 막대하여 IC의 소형화 및 가격 경쟁력을 높이는데 있어서 중요한 문제로 대두되고 있다. Turn-on 시 극히 낮은 저항을 갖는 넓은 채널 폭(W)의 MOSFET을 submicron 공정에서 면적 면에서 효율적으로 설계하는 다양한 새로운 배치설계법을 소개하고, 이론 이용할 경우 기존의 구조에 비하여 약40%까지 면적을 절약할 수 있음을 보인다.

Keywords