

순방향 안전 동작 영역(Forward biased safe operating area) 증가를 위한 수평형 LDMOS와 수평형 LIGBT를 직렬 연결한 구조

이승철, 오재근, 김수성, 한민구, 최연익*
서울대학교 전기 및 컴퓨터 공학부, 아주대학교 전자공학부*

Cascading Structure of LDMOS and LIGBT for Increasing the Forward Biased Safe Operating Area(FBSOA)

Seung-Chul Lee, Jae-Keun Oh, Soo-Sung Kim, Min-Koo Han and Yearn-Ik Choi*
School of Electrical Eng., Seoul Nat'l Univ., School of Electronics Eng., Ajou Univ.*

Abstract - LIGBT의 캐소드에 전류 제한 능력이 있는 LDMOS를 직렬 연결하여 LIGBT의 전류가 기생 사이리스터가 동작하게 되는 지점까지 증가하는 것을 억제함으로써 기생 사이리스터의 동작으로 인한 LIGBT의 불안정 동작 효과적으로 방지하는 새로운 구조의 LIGBT를 제안한다. 또한 턴-오프 시에 LDMOS의 전류 차단 능력에 의해 전류가 기존의 소자에 비해 빠르게 감소하는 효과로 인해 빠른 스위칭 속도를 얻을 수 있다.

1. 서 론

수평형 절연 게이트 바이폴라 트랜지스터(LIGBT)는 동작 회로 구조가 간단하고 높은 항복 전압 특성을 갖으면서도 순방향 전압 강하가 낮다는 장점 때문에 전력용 임적회로의 응용에서 널리 각광받고 있다 [1]. 하지만 inductive load switching 상태나 단락 회로 조건과 같은 상태에서 순간적인 전류 증가에 의해서 종종 발생하는 기생 사이리스터의 동작은 LIGBT의 불안정한 동작에 원인이 된다 [2]. 애노드에 낮은 전압이 인가되는 경우에 LIGBT의 순방향 안정 동작 영역(FBSOA)은 기생 사이리스터가 동작하는 시점에 의해서 결정된다 [3]. 따라서 애노드의 전압이 높아질 때 LIGBT의 전류가 기생 사이리스터가 동작하는 지점까지 상승하지 않도록 억제하여 LIGBT가 불안정한 동작영역에 다다르는 것을 방지하는 것이 매우 중요하다. 또한 LIGBT의 동작의 특성상 당연히 발생하는 LDMOS에 비해 낮은 동작 속도도 또한 개선되어야 할 LIGBT의 중요한 문제점으로 생각이 되어지고 있다 [4].

본 논문에서는 FBSOA를 증가시키기 위하여 LIGBT의 캐소드에 전류 제한 능력이 있는 LDMOS를 직렬 연결하여 기생 사이리스터의 동작을 효과적으로 억제하고 소자의 스위칭 속도를 빠르게 하기 위해 턴-오프 특성을 개선한 새로운 구조를 제안하였다. 소자의 특성은 MEDICI를 이용하여 2-D 시뮬레이션에 의해서 확인하였다.


2. 본 론

2.1 제안된 소자 구조


LIGBT에서 불안정 동작의 원인이 되는 기생 사이리스터 동작을 억제하기 위하여 LIGBT의 캐소드 전극에 LDMOS를 직렬 연결하여 소자의 전류를 제한하도록 하는 구조를 제안하였다. 또한 제안된 소자에서는 LDMOS의 전류 차단에 의해서 턴-오프 시에 전류 감소가 빨라진다. 시뮬레이션에 사용된 제안된 소자와 기존의 LIGBT 구조의 단면은 그림 1과 같다.

두 구조의 소자 모두 SOI(Silicon on Insulator)를 이용하여 제작할 수 있도록 설계하였고 n-드리프트 영역의 두께와 불순물 농도를 조절하여 동일하게 RESURF 구조를 만족하도록 설계하였다. 그림 1-b 에서 보듯이 제안된 소자의 LIGBT 부분과 LDMOS는

깊은 트랜치와 BOX(Buried Oxide)에 의해서 완벽하게 분리된다. LDMOS의 깊은 P+ 영역과 소스와 드레인의 n+ 영역은 LIGBT와 동일한 조건에서 동시에 제작된다. 그리고 LDMOS의 전류 밀도를 높이기 위하여 LIGBT에 애노드의 buffer로 사용되는 영역을 LDMOS의 드레인 영역에 도입하였기 때문에 깊은 트랜치를 이용해서 두 소자를 분리하는 공정을 제외하고는 공정이 추가되지 않는다. 그리고 깊은 트랜치는 단순한 두 부분 사이의 분리에 사용이 될 뿐 소자의 전기적인 특성에는 영향을 주지 않기 때문에 RIE를 이용한 실리콘 식각을 통해 쉽게 형성이 가능하다.



a) 기존의 LIGBT



b) 제안된 소자

그림 1. 기존의 LIGBT와 제안된 소자의 단면도

2.2 시뮬레이션 결과 및 토의

제안된 소자의 전기적인 특성은 TMA MEDICI를 사용하여 시뮬레이션 하였고 이 때의 소자 파라미터는 다음 표 1과 같다.

Doping of n- drift region	$1E15\text{cm}^3$
Surface doping of n+ region	$1E20\text{cm}^3$
Surface doping of p+ well	$1E19\text{cm}^3$
Surface doping of p-body	$5E17\text{cm}^3$
Gate oxide thickness	500\AA
P+ well junction depth	$3\mu\text{m}$
P-body junction depth	$2\mu\text{m}$
N+ region junction depth	$0.5\mu\text{m}$
Channel Length	$1.5\mu\text{m}$

표 1. MEDICI 시뮬레이션 소자 파라미터

2.2.1 Latch-Up

온-동작 시에 게이트 전극에 문턱 전압보다 높은 전압이 인가되었을 때 p-body 영역에 채널이 형성되고 이에 따라 n+ 캐소드로부터 전자가 n-드리프트 영역으로 흘러 들어가게 된다. 이 때 캐소드로부터 n-드리프트 영역으로의 전자의 흐름이 LIGBT에서 Bipolar(P+ 애노드-n 드리프트 영역-P-body) 영역의 베이스 전류로 작용하여 LIGBT의 애노드에 양의 전압이 가해져 있을 때バイ폴라가 텐-온이 되어 애노드의 전류가 증가하게 된다. 이때의 LIGBT 전류는 그림 2의 전류 흐름 선이 보여 주듯이 캐소드 부분에 직렬로 연결되어 있는 LDMOS를 통해서 흐르게 된다.






그림 2. 제안된 소자의 온 동작 시 전류 흐름

제안된 소자에서는 LIGBT의 전류가 그대로 캐소드에 직렬로 연결되어 있는 LDMOS를 통해서 빠져 나가기 때문에 LIGBT의 전류는 LDMOS의 전류 밀도와 동일하다. 따라서 LDMOS 전류가 수렴하게 되면 LIGBT의 전류도 그 전류 밀도에 의해서 제한된다. 이러한 전류 제한 능력에 의해서 LIGBT의 전류가 기생 사이리스터가 동작하게 되는 지점까지 도달하지 않게 되어 기생 사이리스터의 동작이 억제된다. 그림 3에서 보여지는 시뮬레이션 결과에서 보듯이 기존의 LIGBT가 애노드의 전압 증가에 의해 전류 밀도가 빠르게 증가하는 것에 비해 전류 밀도가 200V 정도의 전압 영역까지 낮은 영역에서 제한되기 때문에 기생사이리스터가 동작이 효율적으로 억제되는 특성을 보이고 있다. 따라서 순방향 동작 시에 높은 전압 영역까지 기생 사이리스터 동작이 억제되기 때문에 제안된 소자가 기존의 LIGBT에 비해서 순방향 안정 동작 영역이 넓다고 할 수 있다. 그림 3-b 는 p-body 영역의 불순물 농도에 따른 제안된 소자의 전류-전압 특성을 보이고 있다. p-body 농도가 낮아질

수록 LDMOS의 흘릴 수 있는 전류 밀도가 증가하기 때문에 전체 소자의 전류 밀도가 증가한다. 그러나 전류 밀도가 증가하면 기생 사이리스터의 동작이 쉬워지기 때문에 FBSOA는 감소하여 전류 밀도의 증가와 FBSOA 사이에는 trade-off 관계가 있다.



a)




b)

그림 3. a) 기존의 LIGBT와 제안된 소자의 시뮬레이션 된 전류-전압 특성 (게이트 전압 10V)
b) 제안된 소자의 p-body 불순물 농도에 따른 전류-전압 특성 (게이트 전압 10V)

기존의 LIGBT에서는 게이트 전압이 높아지면 n 드리프트 영역으로의 전자 흐름이 증가함에 따라 애노드에 캐소드로의 흘러 의한 전류가 밀도가 증가하게 되어 기생 사이리스터 동작이 쉽게 발생한다. 따라서 기존의 LIGBT는 기생 사이리스터 동작 때문에 게이트 전압을 증가시키는 것이 힘들고 소자는 낮은 전류 영역에서 동작해야 한다는 단점이 있다. 하지만 제안된 소자의 경우는 높은 게이트 전압에서도 전류 제한 능력에 의해 전류 밀도가 제한이 되기 때문에 기생 사이리스터 동작이 억제되고 안정적으로 동작하게 된다.

2.2.2 스위칭 특성

다음의 그림 6에서 보듯이 제안된 소자의 스위칭 속도는 기존의 LIGBT에 비해서 상당히 빠르다. 제안된 소자는 오프 동작시에 LIGBT의 캐소드에 직렬 연결된 LDMOS가 전류를 차단하기 때문에 애노드의 전류 감소가 빠르게 감소하게 된다. n-드리프트 영역의 hole이 재결합에 의해서 완전히 제거될 때까지의 전류 흐름에 의해서 작은 전류가 흐르게 되지만 제안된 소자의 경우가 기존의 LIGBT에 비해 더 빠르게 감소하는 특성을 보인다. 이는 제안된 소자는 LDMOS에 의해서 전류가 제한되기 때문에 n-드리프트 영역에서 남아 있는 홀이 재결합 속도가 기존의 LIGBT에 비해서 빠르기 때문이다.



3. 결 론

LIGBT의 캐소드에 전류 제한 능력이 있는 LDMOS를 직렬 연결하여 기생 사이리스터의 동작을 효과적으로 억제하고 터-오프 특성을 개선한 새로운 구조를 제안하였다. 기생 사이리스터 동작이 높은 애노드 전압 영역(200V)까지 효과적으로 억제되기 때문에 FBSOA가 기존의 소자에 비해 증가되는 것을 MEDICI를 이용한 2-D 시뮬레이션을 통해서 확인하였다. 또한 터-오프 시뮬레이션을 통해서 기존의 소자에 비해서 스위칭 속도가 개선되는 것을 확인하였다.

(참 고 문 현)

- [1] B. J. Baliga, Power Semiconductor Device, Boston, MA, PWS, 1996 ch8, pp. 468-472
- [2] H. Hagino, J. Yamashita, "An experimental and numerical study on the forward biased SOA of IGBTs", IEEE Trans. Electron Devices, Vol. 43, no. 3, pp. 490-500 1996.
- [3] B.J. Baliga, M. S. Adler, P.V Gray " Suppressing latch-up in insulated gate transistors", IEEE Electron Device Lett, EDL-5, pp. 323-325 1984
- [4] A. Lindow, D. Kinzer and G. Sheridan, " Semiconductor Roadmap for power Management on the New Millennium", Proceedings of IEEE, Vol 89 Issues.6 June 2001,