Systolic Architecture for Efficient Power-Sum Operation in GF(2$^{m}$ )

GF(2$^{m}$ )상에서 효율적인 Power-Sum 연산을 위한 시스톨릭 구조의 설계

  • 김남연 (경북대학교, 컴퓨터공학과) ;
  • 김현성 (경북대학교, 컴퓨터공학과) ;
  • 이원호 (경북대학교, 컴퓨터공학과) ;
  • 김기원 (경북대학교, 컴퓨터공학과) ;
  • 유기영 (경북대학교, 컴퓨터공학과)
  • Published : 2001.11.01

Abstract

본 논문은 GF(2$^{m}$ )상에서 파워썸 연산을 수행하는데 필요한 새로운 알고리즘과 그에 따른 병렬 입/출력 구조를 제안한다. 새로운 알고리즘은 최상위 비트 우선 구조를 기반으로 하고, 제안된 구조는 기존의 구조에 비해 낮은 하드웨어 복잡도와 적은 지연을 가진다. 이는 역원과 나눗셈 연산을 위한 기본 구조로 사용될 수 있으며 암호 프로세서 칩 디자인의 기본 구조로 이용될 수 있고, 또한 단순성, 규칙성과 병렬성으로 인해 VLSI 구현에 적합하다.

Keywords