

OpenCable용 POD 모듈의 Out-of-Band Processor 개발

임기택, 최광호, 위정욱, 서정욱
전자부품 연구원
전화 : 031-610-4080 / 핸드폰 : 016-292-7142

Development of Out-of-Band Processor in POD Module for OpenCable

Kee Tag Lim, Kwang Ho Choi, Jung Wook Wee, Jeong Wook Seo
Korea Electronics Technology Institute
E-mail : limkt@keti.re.kr

Abstract

In this paper, we have analyzed algorithm about physical layer, data link layer and MAC layer of out-of-band specified in the DVS 178 and designed architecture of Out-of-band processor. Out-of-band processor extracts session key information from EMM packet to descramble MPEG-2 TS packet scrambled. Also, analyze EAS packet including emergency alert information to provide emergency communications such as national emergency. In this paper, we have implemented prototype board for out-of-band processor.

I. 서론

세계적으로 지상파, 위성 및 케이블 TV 방송이 디지털화 되어감에 따라 국내에서도 각 방송 방식의 디지털화를 추진하고 있으나, 각 방송의 형태와 사업자에 따라 방송 방식 및 콘텐츠 보호 방식이 서로 달라 방송사마다 서로 다른 수신기를 사용하고 있으며 이로 인해 방송사업자, 수신기 제조업체 및 일반 사용자 모두 많은 불편을 겪고 있다. 이러한 문제점을 해결하기 위해 최근 TV 수신기인 set-top box와 제한수신 시스

템을 분리시킬 수 있는 common interface (CI)형 제한수신 시스템의 채용이 확대되고 있다. CI형 제한수신 시스템은 제어신호와 암호 key 전송 등 MPEG-2 Transport Stream (TS)의 처리와 디스크램블링, 암호화 처리 및 스마트 카드 제어 등의 모든 제한수신 시스템의 기능을 set-top box에 탈착이 가능한 제한수신 시스템에서 처리하고 있다. 또한 set-top box와의 인터페이스만을 규격화하고 있어 set-top box 제조업체가 이 인터페이스에 맞추어 제조하면 어떠한 제한수신 시스템에도 적용이 가능하게 된다.

Point of deployment (POD) 모듈은 미국 방식의 디지털 케이블 TV 규격인 OpenCable의 CI형 제한수신 모듈로서 out-of-band (OOB) 채널을 통해 전달되는 데이터 처리를 수행하는 OOB 프로세서와 in-band 채널을 통해 전달되는 데이터 처리를 수행하는 conditional access system (CAS) 프로세서로 구현되어 있다.

본 논문에서는 국내 규격으로 잠정 채택된 OpenCable 규격인 SCTE-DVS 178에서 정의하는 POD 모듈의 OOB 프로세서 구조와 physical 계층, data link 계층 그리고 MAC 계층에 대한 프로토콜을 분석하였고, 분석한 결과를 바탕으로 OOB 프로세서를 설계하고 FPGA와 ARM 프로세서를 실장한 프로토타입 보드에 구현하였다.

II. Out-of-Band Specification

OOB 프로세서는 스크램블링 되어있는 MPEG-2 TS 패킷 데이터를 디스크램블링 하기 위해 필요한 session key 정보를 entitlement management message (EMM) 패킷으로부터 추출하는 동작을 수행하며 천체 지변이나 국가 재난 사태가 발생하였을 경우, 긴급 경보 정보를 담은 emergency alert service (EAS) 데이터를 처리한다. 또한 program specific information (PSI) 패킷 데이터와 MAC signaling 메시지를 처리하여 STB 컨트롤 정보를 추출하는 동작을 수행한다[1].

그림 1과 그림 2는 SCTE-DVS 178에서 정의하는 OOB forward data channel (FDC)과 reverse data channel (RDC)의 하위 계층을 나타낸다[2]. FDC는 head-end로부터 데이터를 수신하는 채널이고, RDC는 head-end로 데이터를 송신하는 채널이다.




그림 1. OOB FDC 하위 계층




그림 2. OOB RDC 하위 계층

2.1 Physical Layer

OOB FDC는 2.048 Mbps의 전송속도로 access control, 응용 프로그램, 프로그램 가이드 등을 수신하는 채널로 표 1에 전송형식을 나타내었다. 변조방식은 differential encoded QPSK (DQPSK)를 사용하며, 전송대역폭은 1.8 MHz이다. 중심주파수의 범위는 70~130 MHz이고 기본값으로 75.25 MHz를 사용한다. 그림 3은 OOB coding scheme을 보여준다. Head-end에서 전송될 데이터는 randomizer를 거쳐 forward error correction (FEC) encoder로 입력된다. 이 데이터

표 1. OOB FDC Transmission Specification

Parameter Name	Specifications
Modulation:	QPSK, differential coding for 90° phase invariance
Symbol Rate:	1.024 Mbps
Symbol Size:	2-bits per symbol
Channel Spacing (BW):	1.8 MHz
Transmission Frequency Band:	70 to 130 MHz
Carrier Center Frequency (default):	75.25 MHz ± 0.01%
Data Rate:	2.048 Mbps ± 0.01%
Forward Error Correction:	96,94 Reed-Solomon block code, T=1, 8bit symbols
FEC Framing:	Locked to MPEG-TS, two FEC blocks per MPEG packet
Interleaving:	Convolutional, (96,8)
Nominal Information Rate:	2.005 Mbps (132.8 bit margin)
Frequency Response:	Raised Cosine filter, α = 0.5 (receiver only)




그림 3. OOB FDC Coding Scheme

는 Reed-Solomon (R-S) coding을 거쳐 interleaving되어 전송된다. 이 신호는 STB에서 QPSK 복조를 거쳐 POD로 입력되어 de-interleaving, R-S decoding 후 de-randomizing 되어 처리된다.

OOB RDC는 256 kbps의 전송속도로 가입자의 정보를 head-end로 송신하는 채널로 표 2에 RDC 패킷 형식을 나타내었다. 각 패킷은 28 bit의 unique word, 1 byte의 packet sequence counter, 그리고 8 byte의 R-S parity가 추가된 형태로 구성된다. Unique word는 (I, Q)의 변조된 형태로 되어있고, 각 패킷의 시작부분에 추가되어 RDC 수신단인 head-end에서 sync detection에 사용된다. Packet sequence byte는 3 bit의 메시지 번호와 5 bit의 sequence 번호로 구성된다. 메시지 번호는 upstream cell의 protocol data unit (PDU)의 번호를 나타내며, 새로운 PDU가 전송될 때마다 증가한다. Sequence 번호는 PDU를 포함한 cell의 차수를 나타낸다.

RDC 역시 FDC와 비슷한 구조를 가진다. 변조방식은 FDC와 같은 DQPSK를 사용하며, 전송대역폭은 192 kHz이다. 중심주파수의 범위는 8.096 MHz~40.160 MHz이다. 전송될 데이터는 randomizing 후 R-S coder를 통과하여 DQPSK mapping되어 head-end로 전송된다[3].

표 2. RDC Packet Format

Parameter	Specification
Unique Word	28 bits (1100 1100 1100 1100 1100 1100 0000)
Packet Sequence	1 byte
ATM data	55 bytes
R-S parity	8 bytes

2.2 Data Link Layer Specification

Data link layer (DLL)는 network related control (NRC)과 digital terminal (DT)간에 상위 계층의 PDU를 전송하며, 해당 프로토콜 스택으로의 라우팅과 PDU 분할 및 재조합을 수행한다. DLL의 서브 계층인 MAC 계층은 네트워크의 전송용량을 효율적으로 사용하기 위해 전송매체에 대한 액세스를 제어하는 역할을 수행하며 여러 컨트를 메시지들로 구성되어 있다. SCTE-DVS 178에서 정의된 OOB 채널의 MAC 계층은 DOCSIS MAC 규격을 참고로 하였으며, slotted ALOHA 방식을 채택하고 있다[3].

DLL/MAC 계층에서의 PDU 처리과정은 그림 4에 나타낸 upstream에서의 처리과정을 보면 알 수 있듯이 DLL은 상위 프로토콜 계층으로부터 service data unit (SDU)를 받아 upstream link layer header와 trailer를 붙인다. 이때 전체 DLL PDU의 크기가 48 bytes의 배수가 되지 않을 경우 null padding 작업을 수행한다. 또한 신뢰성을 보장하기 위하여 CRC-32를 전체 DLL PDU에 대해 수행한다. 이렇게 생성된 패킷을 48 bytes 단위로 분할하여 MAC 서브계층으로 전송한다. MAC은 이 데이터에 MAC header와 FEC를 붙여 물리 계층으로 전송한다. 그림 5는 downstream에서의




그림 4. Upstream DLL/MAC의 PDU 처리과정




그림 5. Downstream DLL/MAC의 PDU 처리과정

처리과정으로 MAC은 수신된 MPEG-2 TS 패킷을 packet identifier (PID)를 토대로 필터링한다. 이후 재조합, 어드레스 필터링, 그리고 CRC 체크를 수행한다. 상위계층의 PDU가 포함된 경우 DLL은 해당 프로토콜로 라우팅 한다[3].

III. OOB Processor 구현

본 장에서는 OOB processor의 물리 계층과 MAC 프로토콜을 구현하였다. 물리계층은 VHDL로 코딩하여 FPGA를 사용하여 하드웨어로 구현하였고, MAC 프로토콜은 ARM core를 사용하여 프로그래밍 하였다. 그림 6은 본 논문에서 구현한 OOB 물리계층의 블록도이다. SCTE-DVS 178에서 정의한 바와 같이 구현하였으며 수신된 데이터는 물리계층에서 복조되어 Rx buffer에 저장된다. 저장된 데이터는 ARM에 load되어 MAC 계층을 처리한다. 또한 가입자에 대한 정보나, MAC 메시지를 head-end로 보낼 필요가 있을 경우 ARM에서 Tx buffer에 저장하고 저장된 데이터는 FPGA로 구현된 물리계층을 통해 변조되어 전송된다. 그림 7은 ARM으로 구현된 MAC 계층의 블록도이다. 물리계층과 ARM interface를 통해 수신된 MPEG-2 TS 패킷은 MPEG -2 TS processor를 거쳐게 된다. MPEG-2 TS processor 블록은 패킷의 header 부분을 분석하여 PID 정보에 따라 PSI section data와 EMM session key를 필터링하고 CRC32 체크 후 해당 블록으로 전송한다[4]. Head-end에서 보낸 MAC 패킷이 여러 개의 MPEG-2 TS 패킷들로 이루어진 경우 MAC reassembly 블록에서 재조합 과정을 수행한다. MAC header parser 블록에서는 header를 분석하여 interactive data와 MAC signaling 메시지를 필터링하




그림 6. OOB PHY Block Diagram




그림 7. MAC Processor 구조

고 CRC-32를 체크하여 에러가 없을 경우 해당 블록으로 전송한다. Interactive 데이터 처리블록은 구현 시 제외하였으며, 향후 서비스가 요구될 경우 설계할 예정이다. MAC signaling 메시지 프로세서 블록은 signaling 절차에 따라 메시지들을 처리하며, 수신된 메시지에 대한 응답이나 head-end로 보낼 메시지가 있을 경우 MAC signaling message generator 블록에서 메시지를 생성하여 전송한다. CAS interface를 통해 입력된 데이터를 head-end로 전송해야 할 경우, upstream DLL header와 trailer등을 붙이고, ATM cell 형식에 맞게 분할한 다음 MAC 패킷화하여 ARM interface를 거쳐 물리 계층으로 전송한다.




그림 8. 메시지 생성

IV. OOB Processor 테스트

본 절에서는 본 논문에서 구현한 OpenCable OOB 프로세서의 프로토타입을 검증하였다. Head-end에서 전송할 데이터는 MPEG-2 system 규격과 OpenCable 규격에 맞는 MPEG-2 비트스트림을 생성하는 프로그램을 제작하였다. 생성된 MPEG-2 비트스트림은 RS-232C 포트를 통해 전송하고, 이 데이터는 FPGA로 구현된 물리계층에서 복조하여 버퍼에 저장된다. 저장된 데이터를 ARM core에서 load 하여 메시지 형태를 분석한다. 분석된 데이터는 RS-232C 포트를 통해 다른 PC로 전송되어 모니터로 출력하여 송신 메시지와

비교하였다. 그림 8은 송신단에서 발생시킨 메시지를 나타내며, 그림 9는 PID filtering 결과 및 MAC 프로세서에서 분석하여 RS-232C를 통해 전송된 메시지를 보여준다.




그림 9. 수신된 메시지

V. 결론

본 논문에서는 OpenCable 규격 SCTE-DVS 178에서 정의하는 OOB 프로세서의 구조와 알고리즘을 분석하였다. 또한 set-top box control과 QoS를 위한 slotted ALOHA 방식의 MAC 처리 알고리즘을 분석하였고, 이를 바탕으로 OOB 프로세서를 설계하고 검증하였다. 최근 국내 디지털 케이블 TV 방송 규격이 OpenCable 방식으로 잠정 결정되어 본격적으로 시장이 열릴 것으로 예상된다. 본 논문에서 구현한 OOB 프로세서를 사용하여 OpenCable용 POD 모듈을 개발할 경우 국내 기술력을 확보함으로써 외국 선진 기술에 종속되지 않고, 많은 수입대체 효과를 올릴 수 있을 것으로 예상된다.

참고문헌

- [1] M. Adams, *OpenCable™ Architecture*, Cysco Systems, 2000
- [2] IS-N-INT02-000314, "OCI-N Cable Network Interface Specification," Mar. 2000
- [3] SCTE-DVS 178r3, "Digital Broadband Delivery System: Out Of Band Transport - Mode A," Feb. 2000
- [4] ISO/IEC 13818-1, "Information Technology - Generic Coding of Moving Pictures and Associated Audio : Systems"