

## IEEE 1149.1 구조에서 다중 동적 신호 검출

김상진, 오주환

### Detecting the Multifull Dynamic Signals on IEEE 1149.1 Structure

Sang-Jin Kim, Ju-Hwan Oh

#### Abstract

A key advantage of boundary scan technology is the ability to observe data at device inputs and control data at device outputs, independent of on-chip system logic. But, this method has a disadvantage for detecting of faults that changes their states very fast. We present a method to solve this problem and make it possible to detect the signals. We shown the simulation results of testing a circuit that has fast signal above the clock speed.

#### I. 서론

최근까지 대부분의 PCB(Print Circuit Board)는 bed-of-nail이라고 하는 탐침 기반의 테스트 장비에 의해 검사되어 왔다. 그러나 VLSI 기술의 발달로 대규모의 회로를 내장하는 마이크로프로세서나 ASIC들이 하나의 칩에 내장되고 인쇄 회로기판의 세밀화 및 복잡성의 증가와 표면 처리 기술의 발전, 다중 회로기판의 사용, 인쇄회로기판의 코팅등으로 인하여 탐침 기반의 테스트장비는 점차 그 설 자리를 잃게 되었다.




그림 1 기본적인 경계면 스캔 구조

이러한 상황에서 새로운 대안으로 등장한 테스트 방법이 경계면 테스트 기법으로, 그림 1과 같이 각 칩의 말단부에 원하는 신호를 주입하거나 흐르는 신호를 읽을 수 있게 한 것이다. 따라서 이러한 기법을 적용하여 설계된 칩을 사용한 회로는 칩 내부의 기능 테스트 뿐만 아니라 칩과 칩사이의 연결선 검사등을 쉽게 행할 수 있다. 특히 모든 칩이 장착된 상태에서 기판을 테스트할 수 있고, 회로가 정상 동작하는 중에 원하는 부위의 신호를 읽어볼 수 있다는 점 등으로 인하여 상당히 어려운 수준의 테스트를 가능하게 한 것이다.[2]

그러나 이러한 시험 방법에는 한계가 있어 단위 시간 동안의 순간 포착된 정보만이 사용 가능하므로 실제 운행중인 회로의 정보를 동적으로 확인할 수 없다는 결점을 가지고 있다. 이러한 문제를 해결하고자 하나의 핀에 흐르는 정보를 동적으로 외부에서 관찰 할 수 있게 하는 방법[5]이 연구된 바 있다. 이 논문에서 제시된 방법에 의하면 경계면 스캔 구조에서의 제어선 중 하나인 TMS선을 통하여 하나의 핀에 흐르는 값은 동적으로 읽혀질 수 있다. 만약 여러 선에 흐르는 동적 정보를 동시에 비교 분석해야 하는 테스트의 경우, 또는 어떤 핀에 동적 정보를 제공하며, 동시에 다른 핀에 흐르는 정보를 관찰해야 하는 경우에는 하나의 핀에 흐르는 정보를 읽어내는 것 만으로는 부족할 것이다. 따라서 본 논문에서는 두개의 정보를 더 관찰 할 수 있도록 경계면 스캔의 구조를 개선하는 방법을 설명한다.

## II. 경계면 스캔의 구조

경계면 스캔의 구조는 전체 검사회로를 제어하는 TAP(Test Access Port)[3]과 각 입출력단에 추가되는 스캔셀로 이루어진다. TAP에 포함되는 신호 핀은 5가지가 있다. 테스트 클럭 입력(TCK)은 PCB상의 여러 칩들 사이에 테스트동작을 동기화하기 위한 클럭으로 칩의 시스템 클럭과는 별개이다. 테스트모드 선택 입력(TMS)은 테스트 회로의 동작 제어하기 위한 신호선이다. TMS에 주어지는 1과 0 순서열은 TAP 제어기로 하여금 다른 테스트 회로 블럭에 필요한 클럭 및 제어 신호를 생성하게 한다.

테스트 데이터 입력(TDI)은 직렬 입력에 공급되는 데이터를 공급하는 신호선으로 이전에 TMS에 주어진 제어 신호에 따라 명령어 레지스터나 테스트 데이터 레지스터에 적재된다. 테스트 데이터 출력(TDO)은 명령어 레지스터나 테스트 데이터 레지스터로부터의 직렬 출력되며 이전에 TMS에 주어진 제어신호에 따라 결정된다. 쉬프트할 동안 TDI에 공급된 데이터는 직렬경로의 레지스터 길이만큼 TCK 주기를 지난 후에 TDO에 나타난다. 데이터가 쉬프트되지 않을 때, TDO는 비활성 상태로 고정된다. 마지막으로, 테스트 초기화 입력(TRST\*)은 테스트 회로를 초기화하는 제어선이다. 이 입력은 선택적인 것으로 추가의 리셋 트리거 메카니즘을 제공한다. TRST\*에 '0'이 주어질 때 테스트 회로가 리셋된다. TDI와

TMS, TRST\* 입력은 풀업 레지스터가 붙어 있거나 그렇지 않으면 외부에 의해 구동되지 않을 때는 논리값 1을 갖도록 설계된다.




그림 2 TAP 제어기의 상태 다이어그램

TAP 제어기[4]는 그림 2의 상태 다이어그램에 따라 동작하는 16상태를 갖는 유한 상태 기계이다. Capture-DR, Shift-DR, Update-DR 상태에서는 테스트 데이터 레지스터가, Capture-IR, Shift-IR, Update-IR 상태에서는 명령어 레지스터가 동작한다. 모든 상태전이는 TCK의 상승 에지때 발생한다. 상태전이 아크(arc)에 붙여진 0과 1은 해당 상태전이가 발생되도록 TCK의 다음 상승 에지때 TMS가 가져야할 값을 나타낸다.

Test-Logic-Reset는 모든 테스트 회로가 리셋되며, 칩은 정상동작을 수행한다. TAP 제어기의 시작상태에 상관없이 TMS 입력이 ‘1’일 때 TCK 상승 에지를 다섯 개 공급할 때 TMS 입력이 각각 ‘1’이 되면 이 상태가 된다. TRST\* 입력핀이 있을 경우 ‘0’의 입력으로 이 상태가 된다.

Run-Test/Idle에서는 테스트 회로의 동작이 명령어 레지스터 내의 명령어에 의해 결정된다. 예를 들면, 명령어가 self-test를 활성화하는 것[1]이라면 이 상태에서 self-test가 수행되고, 하나의 데이터 레지스터를 선택하는 것이라면 테스트 회로는 유휴(idle)상태가 된다.

Capture-DR에서 각 명령어는 그것이 선택될 때 테스트 모드로 동작하게 될 하나 이상의 테스트 데이터를 지정해야된다. 이 상태에서는 선택된 테스트 데이터 레지스터의 별별 출력

으로 쉬프트 레지스터 경로에 데이터가 적재된다.

Shift-DR상태에서 TDI에서 TDO로 데이터를 쉬프트하기 위해 사용될 하나의 테스트 데 이타 레지스터는 각 명령어에 의해 지정되어야한다. 쉬프트는 이전에 포착(capture)된 데이 터를 검사하고 새로운 테스트 입력 데이터를 넣을 수 있게 한다.

Update-DR 상태는 쉬프트 과정의 종료를 나타낸다. 현재 명령어에 의해 선택된 테스트 데이타 레지스터의 래치된 병렬출력에 새로운 데이터가 출력된다.

Capture-IR, Shift-IR, 그리고 Update-IR상태에서는 명령어 레지스터의 동작을 야기한다는 것을 제외하면 -DR상태와 유사하다. 이들 상태에서 새로운 명령어가 입력되고 테스트 데이타 레지스터에 적용될 수 있다. 새로운 명령어는 Update-IR 상태에 현재 명령어가 된 다. TDO는 Shift-DR과 Shift-IR상태에서만 활성화된다. 나머지 여덟 개 상태에서는 테스트 회로의 동작이 발생하지 않는다. Pause-IR, Pause-DR 상태에서는 쉬프트 과정이 일시정지 가 된다. 그 외 여섯 개 상태는 선택적인 상태이다.

명령어 레지스터는 TDI로부터 공급된 명령을 기억하는 기능을 가지며 TAP에 현재의 명령을 알린다. 여기에 저장되는 명령은 기본적으로 다음과 같다. 회로의 정보를 순간적으로 읽거나 공급하는 SAMPLE/PRELOAD, 보드 위에 소자들이 모여있을 때, 명령어 보드나 시스템 상호연결 검사 시 직접적인 테스트 장비의 접촉없이도 테스팅을 할 수 있도록 하기 위한 EXTEST 명령어, 각 소자 내의 DUT 테스트를 허용하는 IEEE 1149.1 표준안에 의해 정의되어지는 두 개의 선택적인 명령어 INTEST 명령어, RUNBIST 명령어가 있다. 이 명령어에 대한 이진 코드는 소자 설계자에 의해 선택되어질 수 있다. 이 명령어를 사용할 때, 테스트 패턴들은 TDI로부터 경계면 스캔 레지스터로 입력되면서 DUT에 적용되어지고 경 계면 스캔 레지스터에 적재된 테스트 결과값들은 TDO로 쉬프트 출력시킴으로서 검사가 이 루어진다. 시스템 입력 핀들에 주어진 모든 신호들의 상태는 Capture-DR 제어기 상태에서 TCK의 상승 에지 때 경계면 스캔 레지스터에 적재된다.

### III. 다중 동적 신호 검출

본 논문에서는 확장된 경계면 스캔 구조를 통하여 보다 정밀한 측정이 가능하도록 기존 의 설계를 변형하였다. 이는 TAP제어기의 상태가 TMS와 TCK에 의해서만 제어된다는 데 에서 차안된 것이다. TAP제어기는 TCK의 상승 에지에서 TMS의 상태에 따라 다음 상태 로 천이하게 된다. 또한 그림 2에서 나타난 바와 같이 어떠한 상태에 있든지 간에 TCK 5클 럭의 시간동안 TMS가 '1'값을 유지하게 되면 상태는 항상 Test-Logic-Reset 상태에 놓이 게 된다. 또한 Update-DR이나 Updatre-IR상태에서는 Test-Logic-Reset 상태로 천이하기

위하여 첫 클럭동안 TMS가 어떠한 값을 가져도 되며 그 이후 3 클럭동안 TMS를 '1'로 유지시킴으로써 가능하게 된다. 따라서 Update-IR이나 Update-DR 상태에서는 TMS를 제어할 수 없다 하더라도, TAP 제어기를 원하는 상태로 회복할 수 있게된다.

이러한 성질을 이용하여, Update-DR 상태에서 TCK를 멈추고 검사자가 알기를 원하는 스캔 셀에 TMS를 연결해 줌으로써 대상회로의 특정 신호가 TMS에 실리게 되어 외부에서 이를 관찰 할 수 있게 하는 방법이 연구된바 있다.[5]




그림 3 TDI와 TDO를 경계면 스캔 셀에 연결  
하거나 현재의 칩을 통과할 수 있게 설계한 예

TMS선을 이용한 동적 신호의 관찰은 단 하나의 신호선만을 관찰할 수 있게 해 주므로 여러개의 동적 신호가 입출력되어야 하는 시스템에서는 그 용용력이 떨어진다. 앞서 설명한 바와 같이, TAP 제어기에는 모두 4개의 제어선이 기본적으로 사용되는데, TMS와 TCK는 모든 칩에 병렬로 연결 되어있고 TDI와 TDO는 각 칩에 직렬 연결되어있는 구조를 가지고 있다. TCK가 값을 바꾸지 않는 상황에서는 TDI와 TDO 또한 어떠한 용도로도 사용되고 있지 않는 상태이므로 이 신호선의 활용도 고려해 볼만한 것이다.

이 두 신호선은 각 칩에 직렬로 연결되어 있다는 점 때문에 TMS처럼 사용하기가 용이하지는 않지만 그림 3에 나타낸 바와 같이, 각 칩들이 특별한 상태에서 자신의 TDI 입력을 순차회로를 거치지 않고 TDO에 연결해 줌으로써 큰 시간 지연 없이 시스템 내에서 직렬 경로를 형성할 수 있다.

테스트 대상 칩은 자신의 TDI 입력을 동적 정보를 제공하기 원하는 펈의 경계면 스캔 셀에 연결하여 외부에서 이 펈에 직접적으로 원하는 동적 신호를 제공할 수 있다. BSC0의 경우, TDI의 입력을 내부 코어로직으로 바로 전달 할 수 있게 설계되어 있다. 그리고 칩에서 부터 출력되는 동적 신호를 검사하기 위하여 신호가 출력되는 펈을 이 칩의 TDO에 연결하여 외부에서 관찰 할 수 있도록 하였다.




그림 4 TDI의 입력을 스캔 셀을 통해 회로에 제공할 수 있게 설계한 예

그림 4는 그림 3의 BSC0을 설계한 것으로, 일반적인 스캔 셀을 통해 회로에 TDI를 이용해 동적 신호를 제공할 수 있도록 구현한 회로도이다. 명령어 레지스터에 DYNTEST 명령이 로드되고 TAP 제어기의 상태가 Update-DR일 때, Mode 신호선이 조작하여 TDI라인 이 멀티플렉서에 의해 선택되어 칩내로 유입될 수 있도록 한 것이다. DYNTEST 명령은 몇 번 셀이 선택되어야 할지를 알리기 위해 셀 주소 정보를 싣고 있어야 하며, 어떠한 칩에 동적 신호를 검사해야 할 펈의 수를  $n$ 이라 할 때, DYNTEST 명령어는  $\log_2 n$ 비트가 더 필요하게 된다.

#### IV. 실험과 고찰

개선된 경계면 스캔의 실험을 위하여 가상 회로를 구성하였다. 대상 회로는 8개의 펈을 가진 칩으로써 각 펈에 경계면 스캔 셀을 장착하였고 칩 내부에는 하나의 TAP 제어기를 가지고 있다. 이 회로에 기본적인 경계면 스캔 기능을 수행하여 정상 동작을 확인하였다. 또한 확장된 기능을 시험하기 위해 DYNTEST 명령어를 '101'로 하였고 여기에 3비트의 셀 주소 정보를 추가하였다.

동적 신호 검출 성능을 검사하기 위해 칩 내부에서 외부로 TCK 신호보다 더 빨리 변화하는 임의의 신호를 발생시켜 TDI를 이용해 0번 펈에 제공하였고, 이 신호는 내부 코어로

직에 직접 전송되게 하였다. 이를 검출하기 쿄어로직에서는 입력된 각 비트를 반전시켜 7번 핀으로 출력하게 하였다. 7번 경계면 스캔 셀은 TDO에 연결되어 외부에서 입력신호의 반전된값이 검출되는 것이 확인되었다. 다시 TAP제어기를 정상적인 상태로 되돌리기 위해 TMS를 제어하지 않은 상태에서 TCK한 클럭을 주었고 TMS에 '1'값을 주고 3회의 TCK를 주어 TAP 제어기기 Test-Logic-Reset상태로 되돌아오는 것을 확인하였다.

이와 같은 테스트에서 여러개의 칩이 스캔 경로상에 존재한다면, 이를 칩의 테스트회로에는 DYNPASS명령을 로드하여 테스트 장비와 테스트 대상 칩이 지연 없는 직렬 경로를 유지할 수 있도록 하여야 한다.

이러한 설계를 위해 추가되는 여분의 회로는 동적 신호 검출이 필요한 경계면 스캔 셀 당 하나의 라인을 더 제어하기 위한 MUX 크기의 변화가 필요하다. 즉  $2 \times 1$  MUX대신  $4 \times 1$  MUX를 사용하여야 한다. 또, 명령어 레지스터에 로드된 셀 주소를 해석할 수 있는 디코더가 추가된다.

## V. 결론

경계면 스캔 구조는 칩 내부나 칩과 칩 간의 연결선 검사를 위하여 개발된 검사기법으로 일정 간격의 시간을 두고 순간 값을 읽어낼 수 있는 기능을 가지고 있어 디지털 회로의 검사에 많이 사용되어오고 있다. 본 논문을 통해 제안하는 구조는 연속적인 신호의 흐름도 감지할 수 있도록 설계되어 검사자가 탐침을 직접 검사 부위에 대는 것과 같은 결과를 얻을 수 있어 매우 빠르게 변화하는 신호도 검출할 수 있도록 하였다.

제안된 방법은 하나의 신호를 TMS 신호선을 통해 끌어내는 이전 연구를 더욱 개선하여 세개까지의 동적 신호가 관찰 될 수 있도록 하는 안을 제시한 것이다. 이전의 방법에 본 논문에서 제안하는 방법을 추가로 적용하면, 1개의 입력, 1개의 출력, 또 1개의 입출력을 위해 TDI, TDO, TMS를 각각 사용하게 될 것이다.

동적 신호의 관찰은 아나로그 신호의 경우, 많이 응용될 수 있으리라 보여지며, 아나로그 신호의 테스트에 대해서는 IEEE 1149.4를 통해, 그 표준이 제시되어 있다. 본 논문에서 제시한 아이디어를 이 표준에도 적용시킬 수 있을지에 대한 연구가 필요하리라 생각된다.

## 참고문헌

- [1] I. Park, D. Ha and G. Sim, "A New Method for Partial Scan Design Based on Propagation and Justification Requirements of Faults," IEEE International Test Conference, pp. 413-422, 1995.

- [2] K. E. Posse, "A Design For Testability Architecture For Multichip Module," IEEE International Test Conference, pp. 113-121, 1991.
- [3] IEEE Std. 1149.2-1990, IEEE Standard Test Access Port and Boundary Scan Architecture, 1990.
- [4] Texas, Ins., SCOPE Testability Products Applications Guide, 1992.
- [5] 김상진, “동적 신호 검출을 위한 경계면 스캔 구조의 확장”, 경운대학교산업기술연구소, pp. 14-19, 2001.