

RIE를 이용한 SiC 박막의 건식 식각공정 연구
(Study on the dry etching process of SiC film using RIE)

명지대학교 세라믹공학과 김수창, 신 무환

1. 서 론

SiC는 Si와 C 사이의 강력한 결합에 따른 화학적 안정성 때문에 소자 제작을 위한 구조 패턴 형성을 어렵게 만든다. 소자 제작을 위한 주요 식각 공정의 필요조건은 저온, 양질의 표면처리, 마스크 물질에 대한 고 선택성, 그리고 고해상도와 비등방성이다. 고온에서의 용융염 혹은, 광조제 과정을 포함한 SiC의 화학적 습식 식각 공정으로 실제적으로 반도체 소자를 제작하기에는 적절치 않다. 반대로, 플라즈마 식각 특히 실온에서 SiC의 RIE(Reactive ion etching) 공정은 식각속도 향상과 동시에 SiC 기판표면의 표면 거칠기 감소 등의 여러 가지 소자 구조 형성을 위한 현재의 에칭 요구와 잘 일치한다고 할 수 있다. 따라서, 본 연구에서는 SiC 박막의 최적 RIE 공정조건을 설명하고 표면 거칠기 개선에 따른 실제 SiC 소자로의 응용 가능성을 타진하고자 하였다.

2. 실험방법

에피층이 형성된 SiC 웨이퍼를 세정하고 마스크 형성을 위한 사진식각공정 후, 이온빔 증착기($\sim 1.5 \times 10^6$ torr)를 사용하여 Ni 식각 마스크를 형성하였다. 식각공정은 CHF_3/O_2 혼합가스 플라즈마를 이용하여 건식식각하였다. 식각공정의 중요 변수들인 챔버압력, RF 전력, 그리고 총 유량 변화에 따른 식각 특성을 분석하여 최적의 식각조건을 얻고자 하였다. 식각 특성은 금속 마스크의 선택도와 식각 전·후 SiC 기판의 두께변화에 따른 식각속도를 α -step을 통해 분석, 식각된 SiC 기판표면의 상태와 잔류물의 유무를 관찰하기 위한 SEM 분석, 그리고 식각된 SiC 기판표면의 거칠기 정도를 AFM으로 분석하였다.

3. 실험결과

식각된 SiC 기판의 식각속도는 챔버 압력에 비례하여 증가하였고, RF 전력이 증가함에 따라 전자가 더 큰 전기장에 의하여 가속되므로 플라즈마 방전효율 향상에 따라 식각속도가 증가하는 경향을 보였다. 혼합가스의 총유량의 변화에 따른 식각 속도는 선형적인 형태를 나타내지 않고 20 sccm에서 가장 우수한 결과를 나타내었다. 최적의 조건에서 표면거칠기는 2.0 Å 정도로 상당히 감소하였고, 에칭속도는 740 Å/min로 증가하였다. 본 논문에서는 이러한 연구결과를 토대로 SiC MESFET 제작을 위한 메사 패턴형성 등의 단위 공정에 대하여 보고하게 될 것이다.