

E-10

Gate 박막용 HfO₂ 박막의 증착과 분석 (Chemical vapor deposition and characterization of HfO₂ thin films for gate dielectrics)

박재후, 박병건, 조문주, 황철성 - 서울대학교 재료공학부 유전박막실험실
한영기, 양두영, 오기영, 황철주 - 주성 엔지니어링

MISFET 소자의 크기를 줄이는데 있어서 동작 속도를 개선하고, short channel effect를 줄이기 위해서는 gate dielectric의 두께를 줄이는 것이 무엇보다도 중요하다. 그러나 현재 사용되고 있는 thermal SiO₂ 기반의 oxide의 경우 박막의 두께가 20Å 이하로 줄어들었을 때 전자가 유전체를 뚫고 넘어가는 direct tunneling이 크게 발생하여, 누설전류 문제가 심각해진다. 따라서 gate dielectric을 유전율이 높은 물질로 대체하여 상대적으로 두꺼운 박막을 얻음으로써 direct tunneling을 줄이고자 하는 연구가 진행되어 왔고, Al₂O₃, La₂O₃, ZrO₂, HfO₂ 등과 같은 여러 물질이 보고되었다. 이중 HfO₂는 현재 사용되고 있는 poly-Si gate를 사용할 수 있는 것으로 알려져 있다.[1] 본 연구에서는 carbon이 존재하지 않는 새로운 Hf 원료 물질인 Hf(NO₃)₄를 사용하여 박막을 증착하였고, 그 증착 거동과 전기적 분석을 시행하였다. 기판은 p-type Si 기판을 사용하였고, 증착된 HfO₂ 박막을 SEM, AFM, TEM 등을 통해 관찰하였고, MIS구조를 제작하여 유전율과 누설전류 특성을 관찰하였다.

HfO₂ 박막의 증착은 240°C 이하에서 surface reaction region을 나타내었고 그때 활성화 에너지는 0.43eV도 비교적 작았다. 증착온도가 증가함에 따라 표면 morphology는 크게 변하였다. 이것은 island-growth를 통하여 표면 형상이 매우 급격하게 나빠지는 것으로 판단되었다. 그러나 220°C 이하의 온도에서 증착한 박막은 두께가 40Å 일 때 표면의 거칠기가 2Å 이하의 rms 값을 보일 정도로 매우 매끄러운 표면을 가진 박막을 증착할 수 있었다.

HfO₂ 박막을 증착할 때 HfO₂와 Si의 계면에서 Hf silicate로 보이는 interfacial amorphous layer가 관찰되었다. 이러한 interfacial oxide는 HfO₂ 박막 증착 초기에 급격히 자라다가 성장을 멈추는 것으로 관찰되었다. 또한 interfacial layer의 두께는 열처리 후에 변화하는 것이 함께 관찰되었다.

As-dep 상태에서 HfO₂ 박막이 60Å 이하로 얇을 때는 박막 전체가 비정질이었으나, 150Å 정도의 두께에서는 결정화되어 있는 것을 관찰할 수 있었다. 하지만 결정의 크기는 50Å 정도로 매우 작기 때문에 XRD로는 관찰할 수 없었다. 이후 900°C 10분의 후속 열처리에 의해 HfO₂ 박막은 완전히 결정화되고, interfacial layer의 두께가 변화하는 것을 확인할 수 있었다. 그러나 열처리 전후로 표면 형상이나 표면 거칠기가 변화하지 않았다.

전기적인 분석은, 스퍼터링 방법으로 shadow mask를 사용하여 백금을 증착하고, back contact을 좋게 하기 위해 Si 기판 뒷면에 Al을 증착한 MIS 구조를 제작하여, 박막의 두께와 열처리 조건에 따라서 시행하였다. 측정 시 발생하는 저항성분을 보정하기 위해 여러 frequency에서 측정하여 real value를 추출하였다. 질소 열처리 이후 Hf-silicate로 보이는 interfacial oxide는 SiO₂로 분해되는 것으로 추정되었다. 또한 HfO₂ 막은 열처리 온도가 올라감에 따라 유전율이 증가하는 것으로 관찰되었다. HfO₂를 gate dielectric으로 사용하기 위해서는 이러한 표면의 저유전율 interfacial oxide를 조절하는 것이 가장 중요한 것으로 판단되었다.

참고문헌)

- [1] L. Kang, K. Onishi, Y. Jeon, B. H. Lee, C. Kang, W-J Qi, R. Nieh, S. Gopalan, R. Choi, and J. C. Lee, Tech. Dig. Int. Electron Devices Meet., 35 (2000)