Implementation and Performance Analysis of the Pipelined Baugh-Wooley Multiplier

파이프라인 방식 Baugh-Wooley 승산기의 구현과 성능 분석

  • 한강룡 (충북대학교 컴퓨터공학과) ;
  • 최정필 (충북대학교 컴퓨터공학과) ;
  • 송호정 (충북대학교 컴퓨터공학과) ;
  • 황인재 (충북대학교 컴퓨터교육과) ;
  • 송기용 (충북대학교 컴퓨터공학과)
  • Published : 2001.10.01

Abstract

본 논문에서는 Baugh-Wooley 승산 알고리즘을 '8x8-bit 15 stage 파이프라인 배열 숭산기', '8x8-bit 2 stage 파이프라인 배열 숭산기', '순수 조합 논리 배열 승산기'의 방식으로 FPGA상에서 구현하였으며, 각 구현방식의 성능을 비교 분석하였다.

Keywords