Proceedings of the Korean Information Science Society Conference (한국정보과학회:학술대회논문집)

  • 2001.10c
  • /
  • Pages.31-33
  • /
  • 2001
  • /
  • 1598-5164(pISSN)
Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

RTL Design Scan Rule Checker Based On Symbolic Simulation

심볼릭 시뮬레이션 기법을 이용한 RTL 스캔 설계 법칙 검사기

  • Published : 2001.10.01
Download PDF
⟨ Previous Next ⟩

Abstract

전통적으로 스캔 설계 법칙 검사는 게이트 레벨에서 수행되었다. 그러나 RTL 설계와 합성 도구의 사용이 일반화되면서 게이트 레벨 회로의 검사는 합성 단계에서의 최적화와 스캔 설계 법칙 위배를 정정한 후의 최적화가 필요하여 많은 시간이 소요된다. RTL에서의 스캔 설계 법칙 검사는 이러한 문제를 해결할 수 있으며, 이것이 본 논문의 주제이다. 본 논문에서는 스캔 설계 법칙의 위배를 RTL 설계에서 검사할 수 있는 기법을 제안한다. 이 기법은 효과적인 설계 과정에 의해 설계 시간 을 단축할 수 있을 것이다.

Keywords