



## 2.2 주요 기능

### 가. 디지털 신호 처리 보드(DSP board)

신호 조정 보드로부터 출력되는 아날로그 신호를 디지털 신호로 변환하고 변환된 디지털 신호를 이용하여 신호 처리를 수행한다. 이 보드에서는 변환된 디지털 신호를 기반으로 실시간 주파수 분석을 수행하고 이러한 신호 데이터 및 주파수 데이터를 운전자에게 나타내기 위하여 아래에 기술된 주프로세서로 전송된다. 또한 주프로세서에서 명령한 제어 신호를 처리하여 본 보드 및 신호 조정 보드로 전송한다.

### 나. 신호 조정 보드(signal conditioner)

센서(노의 중성자 측정기)에서 측정된 전기적인 미약한 신호를 신호 분석이 가능하도록 증폭하고 측정시 유입되는 잡음 및 분석 영역 외의 신호를 제거하기 위하여 필터링을 수행한다.

### 다. 신호격리기(signal isolator)

노의중성자 신호는 중앙 제어실 및 컴퓨터실로 전송된다. 이러한 신호를 본 개발 장치에 입력신호로 연결하기 위해서는 본 장치 연결로 인하여 기존 발전소 시스템에 전혀 영향을 미치지 않아야 한다.

### 라. 주프로세서(main processor)

주프로세서는 크게 세 가지의 기능을 가지고 있다.

- 본 장치의 신호 증폭 및 필터 보드와 신호 변환 및 처리 보드가 설정된 기능을 수행하기 위하여 각 보드를 초기화하고 또한 각 기능들을 보드에 부여한다.
- 신호 변환 및 처리 보드에서 계산된 출력물을 전송 받아서 운전자에게 보여주며 또한 이 출력물들을 이용하여 진단에 필요한 knowledge base가 있으면 이를 이용하여 진단 결과를 보여준다.
- 이렇게 계산한 결과 및 신호 데이터를 추 후 분석이나 자료 전송을 위하여 저장하여 보관하고 측정 및 분석시 운전 상황 및 기타 정보를 저장한다.

아울러 주프로세서는 작업자가 설정치들을 변경하고자 할 경우 변경된 설정 값을 각 보드에 전송하여 설정 값이 반영되도록 한다. 주프로세서에서 작동하는 프로그램은 상기와 같은 결과들을 작업자들이 빠르게 인식하기 위하여 그래픽 화면으로 표시되도록 하며 또한 작업자들이 본 장치에 쉽게 명령을 전달하기 위하여 마우스 구동 방식의 기능을 갖도록 한다.

## 3. 디지털 신호처리 보드

RIDS DSP보드는 host PC의 slot에 장착되는 카드 형태의 board로써 총 2장으로 구성되어 있다. 각 보드마다 4channel 씩으로 구성되어있고 시스템 전체적으로 8ch를 담당하며 기능적으로 원 신호를 분석하기에 알맞은 형태로 가공한 conditioner 보드로부터 시그널을 input으로 받는다. 이 시그널은 DSP board내부에서 1,2,4,8,16까지의 증폭을 할 수 있도록 설계되어 있고 기본적으로는 1배 한후 ADC(analog to digital convertor)에 공급되고 ADC(AD976A, analog device사)에서 16bit의 digital data로 변환되어 application program의 기본 data로 활용된다. 이 기본 data는 DSP의 제어로직과 latch에 의해 local memory에 저장이 되고 이 local memory에 저장된 내용을 DSP에서 분석하고 분석한 결과를 host PC로 출력하여 운전자 화면에 구성된 결과를 가지고 목적에 맞는지의 여부를 판단 할 수 있게 한다. 그림2는 DSP 블록 다이어그램을 보여주고 있다.

PCI는 peripheral component interface의 약자로 PCI-MG에서 개발한 bus방식으로 고속 다변화하는 주변회로의 access를 위한 32bit 병렬 버스 방식으로 초당 최대 132Mbyte의 data를 전송할 수 있는 능력을 가지고 있다. 본 DSP보드는 이 PCI-bus를 사용하기 위해 전용 interface chip인 PLX Tech.사의 PCI9054 chip set을 사용하여 main board의 CPU




그림 2. DSP 블록다이어그램

와 data를 주고받는다. 이 chip의 clock속도는 local interface를 위해 50Mhz의 OSC를 사용하고 PCI interface는 33Mhz의 clock을 사용한다. PCI-9054 chip은 외부 EEPROM(electric erasable programmable read only memory)를 가지고 최초 power-up시 내부 레지스터로 그 내용을 읽어들이어 자기 자신을 초기화하고 main PC의 PCI control 에 응답한다. 동작전원은 DC+3.3V로 동작하고 외부의 입출력 신호에 대해서는 3.3V, 5V의 신호를 모두 만족한다. host-PC의 data를 받아 DSP로 전달하고 DSP보드의 data를 host-PC의 main program으로 전달하는 중요한 역할을 한다.

## 4. 신호조정 보드

신호 조정 보드의 기능은 크게 신호 증폭 모듈, 그리고 신호 필터 모듈로 2개의 부분으로 나뉜다. 신호 증폭 모듈은 신호 분석에 적합한 범위까지 증폭하고 기본적인 신호 격리 기능을 내장하고 있다. 신호 필터 모듈은 AC 신호에 대하여 저주파 대역 통과 필터(LPF: Low Pass Filter)를 내장한다. 현재 설계된 신호 증폭 모듈은 0dB에서부터 최대 100dB까지 증폭할 수 있다. 신호 필터 모듈은 원하는 주파수 범위의 신호만 취득하기 위하여 원하는 주파수 외의 신호 및 잡음 신호를 차단하기 위한 장치이다. 신호 조정 보드에는 저대역 필터(LPF: Low Pass Filter)가 있어서 필터 범위를 선택함으로써 원하는 범위의 신호를 취득할 수 있다. 하드웨어 사양은 다음과 같다.

- 가. Isolation amplifier system
  - 8 DC / AC Isolation 증폭부
  - SD90 전원 공급기
  - 19" x 4U units for 8 amplifier & power supply
- 나. 증폭부 사양
  - DC 신호 : 신호증폭(internal switchable)
    - 1, 2, 5, 10, 20, 50, 100, 200, 500, 1000;
  - AC 신호 : 신호증폭 I
    - 1, 2, 5, 10, 20, 50, 100, 200, 500, 1000;
  - 신호증폭 II
    - 0.5, 1, 2, 5, 10, 20, 50, 100, 150, 250;
  - 저역 차단주파수: ( 8차 체비세프 필터 )
    - 10Hz, 20Hz, 30Hz, 40Hz, 140Hz, 1KHz;
    - 최대 리플 1dB;
    - Flatness 72dB octave;
    - 최대 주파수 error<=5%
    - Maximum gain error <=2%
    - Maximum DC offset <= 50mV
- 다. Power Supply of Isolation - 증폭부
  - Power supply(SD-90)
  - 전면 판별
    - 전원 ON/OFF스위치

- LED 램프 / +15V, -15V
- F1 퓨즈 220V/3A slow blow
- control pin jacks for +15V / -15V / GND
- 후면 판넬 - 8 Pin-socket shown in Fig. : SD-90

### 5. 신호격리기

신호격리기 모듈은 해체측계통 전체에 걸쳐 사용된다. 기본적으로 격리 증폭기 모듈은 이득이 1인, 안정된 선형 직류 증폭기의 기능을 한다. 그러나 출력영역 "B" 드로어에 있는 네 개의 신호격리기는 0~2.5V의 입력을 0~10V의 출력으로 변환하기 위해 전압증폭도가 4로 되어 있다. 이것은 입력신호 전압이 모듈 내부의 감쇄기를 우회하도록 모듈의 입력신호를 연결함으로써 이루어진다. 이득을 4로 하려면 "0~2.5V"라고 표시된 단자에 직접 입력을 연결하면 된다.

기본적으로 이득이 1이 되도록 입력이 연결되어 있는데 기본적으로 신호격리기는 이득이 4인 2-단 증폭기이다. 입력연결은 저항 R9 와 R10으로 구성된 1/4 전압분할기를 거쳐 연결되어 있다. 따라서 0~10V의 입력신호는 증폭기에는 0~2.5V가 입력으로 공급되며 출력은 다시 4배가되어 0~10V가 된다. 출력영역 "B" 드로어의 신호격리기 네 개의 경우에는 0~2.5V의 입력신호가 직접 증폭기의 입력으로 들어가도록 연결되므로 결국 그 출력도 0~10V가 된다.

그림3은 증폭기 회로도 를 나타내고 있다. 증폭기 A1 은 직접회로(IC)로 된 voltage follower(전압 팔로어)이다. 입력전압은 A1의 비반전 입력단으로 공급되며 A1 출력은 A1 비반전 입력단으로 직접 되도록 돌아간다. 이처럼 어떤 입력전압도 직접 A1 출력으로 다시 생성된다. 증폭기 A1 은 1단 증폭(이득=1) 및 1단 격리기능을 제공한다. A1의 입력 임피던스는 약 10Kohm이며 출력 임피던스는 2.5ohm 이하이다. 이 단은 완충기로 사용된다. 비반전 입력은 과전압 발생시 입력회로의 손상을 방지하기 위해 제너다이오드로부터 공급되는 +6.8V 및 다이오드 두 개에 의해 입력신호는 +6.8V 이내로 클램프 된다. 저항 R39는 다이오드 클램프를 위한 안전(ballast)저항 또는 전류제한 저항이다. 증폭기 A1의 출력은 연산증폭기로서의 기능을 갖도록 연결된 분리된 소자들의 회로로 공급된다. 트랜지스터 및 관련 회로소자들은 2단 증폭기를 형성하며 모두를 A2로 표시한다. A2는 기능적으로는 A1과 같으나 A2는 고장차단 회로가 포함되어 있으며 비교적 큰 전류를 취급할 수 있다. A2의 케환회로에는 이득을 조절할 수 있도록 되어 있다. A2의 이득은 설치시 4에 조정되어 있다. A2에는 또한 영점조정도 할 수 있도록 설계하였다.

### 6. 주프로세서

디지털 신호 처리보드에 있는 디지털 신호 처리기(DSP)는 4Kdword의 내부 메모리를 가지고 있다. 그러나 DSP가 내부 메모리를 가지고 연산을 수행하면 매우 빠른 속도로 수행할 수 있으나, 이 정도의 메모리 용량으로는 본 과제 관련 개발될 장치가 연산을 수행하기에는 적합하지 못하다. 따라서 본 디지털 신호처리 보드에는 외부 메모리를 부착하여 신호 저장 및 연산 데이터 처리에 문제가 없도록 메모리 용량을 크게 하였고 고속의 메모리 소자를 사용하여 연산 속도도 늦어지지 않도록 하였다. 본 장치의 디지털 신호 처리 보드에 장착한 메모리의 용량은 총 2Mbyte 이다. 이 메모리는 4채널에 관련된 데이터 및 연산 결과를 저장한다. 디지털 신호 처리 보드는 산업용 컴퓨터에서 PCI slot에 꽂히며 주프로세서와는 PCI 방식으로 데이터를 주고받는다. 데이터 전송 방식의 일종인 PCI 방식은 고속의 데이터를 전송하기 위한 local bus로 기존의 local bus인 ISA 방식은 전송속도가 8Mbyte/s이고 EISA 방식은 전송

속도가 33Mbyte/s인데 비하여 PCI 방식은 전송속도가 133Mbyte/s이다. 따라서 PCI 방식은 전송 속도가 기존의 local bus의 전송 속도보다 빠르고 어느 특정한 시스템이 아닌 범용의 시스템에서 데이터 전송에도 적용 가능하기 때문에 점차 산업계에 표준으로 자리를 잡아가고 있고, 디지털 신호 처리 보드에서는 PCI 방식의 데이터 전송이 가능하도록 programmable logic device chip-set을 사용하여 구성하였다. 이 chip-set은 주프로세서와의 데이터 전송을 담당하며 진단 장치가 작동을 시작할 때 디지털 처리 보드를 초기화하며 이 보드의 기능 및 정보를 주프로세서에 알려주는 역할을 한다.




그림 3. 신호격리기 회로도

### 7. 결 론

원자로 중성자 신호에 포함되어 있는 잡음신호(0~30Hz)의 정확한 신호분석을 위해 수 Mhz이상의 고속 sampling을 할 수 있도록 구성하였고 또한 중성자 신호에 포함되어 있는 신호의 특성을 실시간으로 처리하기 위해 주파수 분석을 위한 주파수변환(FFT)도 실시간으로 처리하도록 설계하여 이에 소요되는 고속의 신호처리 장치인 DSP를 자체설계개발 하였다. 또한 중성자 신호에서 측정된 전기적으로 미약한 신호를 분석이 가능하도록 증폭시키고 측정 시 유입되는 잡음 및 분석영역 이외의 신호를 제거하기 위한 신호 조정 보드에 자체설계 개발 하였다. 설계 개발된 하드웨어를 현장 실증시험과 내환검시험 등을 수행하여 하드웨어의 우수성을 입증하고, 기존에 설치되어 있는 외국제품과 비교 분석을 수행하여야 한다. 또한 현장 운전원으로부터 자료를 받아 사용자가 쉽게 사용할 수 있도록 하여야 한다.

### (참 고 문 헌)

- [1] 박진호 외, "원자로 잡음을 이용한 결함진단 기술개발", KAERI/PR-1908/98, 한국원자력연구소
- [2] F. J. Sweeney, "Utility Guidelines for Reactor Noise Analysis", EPRI NP-4970, 1987.
- [3] 박종범 외, "중성자 신호이용 원자로 내부구조물 감시/진단시스템 개발", 중간보고서, 2000.08.