Proceedings of the Korean Information Science Society Conference (한국정보과학회:학술대회논문집)
- 2000.04a
- /
- Pages.33-35
- /
- 2000
- /
- 1598-5164(pISSN)
Design of RSA Exponentiation Processor
RSA 지수 연산기 설계
Abstract
본 논문에서는 몽고메리 알고리즘과 LR 이진 제곱 곱셈 알고리즘을 사용하여 n 비트 메시지 블록에 대해 모듈러 지수 연산을 수행하는 지수 연산 프로세서를 설계한다. 이 프로세서는 제어장치, 입출력 시프트 레지스터, 시주 연산 장치 등 3개의 영역으로 나누어진다. 설계된 지수 연산 프로세서의 동작을 검증하기 위해 VHDL를 사용하여 모델링하고 MAX+PLUS II를 사용하여 시뮬레이션 한다.
Keywords