

기판온도에 따른 $(\text{Ba},\text{Sr})\text{TiO}_3$ 박막의 구조적 특성

Structural Properties of $(\text{Ba},\text{Sr})\text{TiO}_3$ Thin Films with Substrate Temperature

이상철^{*}, 임성수^{*}, 정장호^{*}, 배선기^{**}, 이영희^{*}

(Sang-Chul Lee, Sung-Soo Lim, Jang-Ho Chung, Seon-Gi Bae, Young-Hie Lee)

Abstract

The $(\text{Ba},\text{Sr})\text{TiO}_3$ [BST] thin films were fabricated on Pt/Ti/SiO₂/Si substrate by RF sputtering technique. The structural properties of the BST thin films were investigated with substrate temperature by XRD, SEM, EDS and AES depth profils. Increasing the substrate temperature, barium multi titanate phases were decreased. The BST thin film had a structure of perovskite type, and had peaks of (100), (200) at the substrate temperature of 500°C. When the BST thin films were deposited at the substrate temperature of 500°C, the composition ratio of Ba/Sr was 52/48.

Key word(중요어구) : $(\text{Ba},\text{Sr})\text{TiO}_3$ [BST] thin film(BST박막), Substrate temperature(기판온도)

1. 서론

최근 정보 산업의 발달에 따라 전자부품의 경박단 소화가 급속히 진행되어 가고 있다. 특히, 반도체 분야에서는 DRAM 소자의 집적도를 높이기 위해 하나의 기억 셀에서 가장 큰 면적을 차지하는 캐페시터 면적 및 두께의 축소에 많은 연구가 집중되어지고 있다.¹⁾ 기억소자의 칩 면적은 정보가 저장되는

셀 영역과 그에 정보를 입·출력시키는 회로영역으로 나누어지며, 일반적인 DRAM의 경우 전체 칩 면적에서 셀이 차지하는 비율이 약 50% 정도이므로 셀 크기가 전체 칩 크기에 영향을 미치게 된다.²⁾ 또한 최근의 패키징 기술을 고려해 볼 때 소프트 에러를 방지하고 안정된 동작을 유지하기 위해서는 최소한 단위 셀당 약 25~30[fF]의 정전용량을 필요로 한다. 이러한 조건을 만족하기 위해서 DRAM용 유전체 박막은 높은 정전용량 낮은 구동전압 및 낮은 누설전류를 가져야 한다.³⁾ 256kbit에서 64Mbit까지는 SiO₂-Si₃N₄(ON) 구조나 또는 SiO₂-Si₃N₄-SiO₂(ONO)구조 등이 사용되어 왔으나, 현재는 고집적화에 따른 한계 두께까지 도달하고 있다.⁴⁾ 이러한 한

* : 광운대학교 전자재료공학과

(서울 노원구 월계동 447-1, FAX:(0)-915-8084

E-mail: yhlee@daisy.kwangwoon.ac.kr)

**: 인천대학교 전기공학과

계로 인해 일정한 면적에서 정전용량을 증가시키는 방법으로 고유전율 재료의 이용을 고려하게 되었다.

그러한 고유전율 재료중에 BST는 매우 큰 유전상수를 갖기 때문에 기존의 ON이나 ONO구조에 비해 소자의 구조를 단순하게 제조할 수 있으며, Sr의 고용량에 따라 DRAM의 동작 온도에서 상유전성을 나타내므로 강유전체의 분극반전에 따른 열화 및 그에 따른 피로현상을 억제시킬 수 있고 낮은 누설전류로 DRAM의 재충전특성을 개선시킬 수 있는 장점이 있다.⁵⁾

따라서, 본 논문에서는 이러한 장점이 있는 BST 박막을 RF sputtering 방법을 이용하여 스퍼터링 고정변수 중 RF power, 증착압력, Ar/O₂비, 증착시간 등을 고정시킨 후, 기판온도를 변화시켜 Pt/Ti/SiO₂/Si 기판위에 증착하였다. 기판온도 변화에 따른 BST 박막의 결정구조 및 BST박막과 하부전극(Pt)과의 계면 변화에 대해 연구하였다.

2. 실험

본 실험에서는 RF sputtering을 이용하여 BST 박막을 형성하기 위해 Ba:Sr=0.5:0.5인 bulk형 BST 타겟을 사용하였다. 기판은 하부전극으로 Pt 층과 보호층으로 Ti층이 sputter로 증착된 Pt/Ti/SiO₂/Si 기판을 사용하였다. 증착시 RF power는 90[W], 증착압력은 100mTorr, Ar/O₂비는 4/1, 증착시간은 1시간으로 고정하였으며, 기판온도는 300, 350, 400, 450, 500 °C로 변화시켰다. 증착 후에 증착온도를 실온으로 내리는 냉각속도는 7.5 °C/min으로 하였다. 이러한 증착조건은 표 1에 나타내었다.

기판온도에 따른 BST 박막의 구조 및 결정학적 특성을 고찰하기 위해 X-선 회절분석을 수행하였으며, BST 박막에서의 결정립의 형성여부 및 박막과 하부전극(Pt)간의 계면구조를 SEM을 통하여 관찰하였다. BST 박막의 깊이에 따른 조성의 변화는 AES, EDS로 관찰하였다.

표 1. BST 박막의 증착 조건

Table 1 Deposition conditions of BST thin films

Target	(Ba _{0.5} Sr _{0.5})TiO ₃ [bulk형 타겟]
Substrate	Pt/Ti/SiO ₂ /Si
RF power	90 [W]
Deposition pressure	10 [mTorr]
Ar/O ₂ ratio	4/1
Substrate temperature	300°C, 350°C, 400°C, 450°C, 500°C
Deposition time	1hr

3. 결과 및 고찰

그림 1은 RF power 90W, 증착압력 10mTorr, Ar/O₂비 4/1, 증착 시간을 1시간으로 고정시켜 제조한 BST 박막의 기판온도에 따른 X-선 회절분석 결과이다. 각각의 BST 박막에서 페로보스카이트 구조를 나타내는 BST (100), (200) 피크 및 Barium multi titanate 상 피크를 관찰할 수 있었으며, 기판온도가 증가함에 따라서 300°C, 350°C, 400°C에서 나타나지 않았던 BST(100), (200) 피크가 450°C, 500°C에서 나타났다. 350°C와 450°C의 경우에 28 °부근에서 barium multi titanate 상이 크게 나타나






그림 1 기판온도에 따른 BST 박막의 X-선 회절모양
Fig. 1 X-ray diffraction patterns of BST thin films with substrate temperature


며, 38° 부근에서 나타나는 barium multi titanate 상의 경우 500°C를 제외한 기판온도에서 관찰되었 다. 이는 증착시 기판온도가 증가함에 따라 박막의 결정화 에너지 공급이 증가함에 기인하여 BST 박 막의 결정성이 향상되었기 때문이라고 사료된다.




(a) 300°C




(b) 350°C



(c) 400°C



(d) 450°C



(e) 500°C

그림 2 기판온도에 따른 BST 박막의 SEM
Fig. 2 SEM of BST thin films with
substrate temperature

그림 2는 기판온도에 따른 박막의 표면 및 단면의 SEM 사진을 나타낸 것이다. 기판온도가 증가함에 따라 평균 결정립의 크기 및 표면평활도는 증가하는 경향을 나타내었다. 기판온도의 증가에 따라 BST 박막과 하부전극 Pt간의 계면구조가 확연히 구분되지 않았으며, 이는 Pt층 내부로의 Ti과 O 등 의 확산에 기인된 것으로 사료된다. 이러한 박막내부로의 확산은 불완전한 계면층을 형성하여 BST 박막의 유전 및 전기적 특성을 저하시키는 요소로 작용될 것이다.⁶⁾ 그림 3은 기판온도가 500°C 경우, BST 박막의 깊이에 따른 조성분석을 AES로 측정한 결과이다.




그림 3 BST 박막의 깊이에 따른 조성결과
Fig. 3 Depth profile of BST thin film
with substrate temperature, 500°C.

깊이에 따라서 균일한 조성비를 나타내었으며, Pt층으로 확산된 O의 피크가 관찰하였다. 이는 증착시 높은 기판온도에 기인하여 Pt층 산화가 일어난 것으로 사료된다. 또한 Ti이 Pt층 이하에서도 관찰되어 Pt층내로 Ti이 확산된 것으로 사료된다. 이러한 Ti과 O의 확산은 SEM 사진에서도 관찰되었다.

그림 4는 EDS으로 측정한 BST(기판온도 500°C) 박막의 조성분석 결과이다. EDS 분석결과 Ba/Sr의 조성비가 타겟의 조성에 근접한 52/48인 것으로 확인되었다.




그림 4 BST 박막의 조성 분석결과
Fig. 4 composition profile of BST thin film
with substrate temperature, 500°C.

4. 결론

기판온도를 300°C ~ 500°C로 변화시켜 BST 박막의 구조적 특성을 조사하였다. X선 회절분석에서 500°C를 제외한 기판온도에서는 barium multi titanate 상이 관찰되었다. 기판온도 450°C, 500°C에서는 BST (100), (200) 피크를 관찰되었다. 기판온도가 증가함에 따라 평균 결정립의 크기 및 표면평활도는 증가하는 경향을 나타내었다. 박막의 깊이에 따른 조성은 균일하였으며, Pt 내부로의 Ti과 O의 확산을 AES depth profile 결과로 확인하였다. EDS 분석결과 기판온도 500°C에서 BST 박막의 Ba과 Sr

의 조성비는 52:48로 관찰되었다.

감사의 글

본 논문은 1997년도 한국과학재단의 핵심전문연구비에 의하여 연구된 결과의 일부이며, 이에 감사드립니다. (971-0911-068-2)

참 고 문 헌

1. A. F. Tasch Jr and L. H. Parker, "Memory Cell, and Technology Issues for 64- and 256-Mbit One-Transistor Cell MOS DRAMs", Proceedings of the IEEE, Vol. 77, No. 3, 1989.
2. W. P. Noble et al., "Fundamental Limitations on DRAM Storage Capacitors", IEEE Circuit and Devices Magazine, pp. 45~51, 1985.
3. M. Azuma et al., "Electrical characteristics of High Dielectric Constant Materials for Integrated Ferroelectrics", Proc. 4th ISIF, pp. 109~117, 1992.
4. L. Baginsky and E. G. Kostov, "Information Writing Mechanism in Thin Film MFIS-Structures, Ferroelectrics", Vol. 143, pp. 239~250, 1993.
5. Yoichi Miyasaka, "High Dielectric (Ba,Sr)TiO₃ Thin Films for ULSI DRAM Application", Extended Abstracts of 1995 International Conference on Solid State Device and Materials, Osaka, pp. 506~508, 1995.
6. Po-ching Chen, Hiroshi Miki, Yasuhiro Shimamoto, Yuchi Matsui "Effects of Post-Annealing Temperatures and Ambient Atmospheres on the Electrical Properties of Ultrathin (Ba,Sr)TiO₃ Capacitors" Jpn.J. Appl. Phys. Vol. 37(1998) pp. 5112~5117.