

Field Emission Display의 고진공 실장에 관한 연구

Study on Vacuum Packaging of Field Emission Display

이덕중, 주병권(KIST), 장진(경희대), 오명환(KIST)
Duck-Jung Lee, Byeong Kwon Ju, Jin Jang, Myong-Hwan Oh

Abstract - In this paper, we suggest the FED packaging technology that have 4mm thickness, using sodalime glass-to-sodalime glass electrostatic bonding. It based on conventional silicon-glass bonding. The silicon film was deposited an around the exhausting hole on FED backside panel. And then, the silicon film of panel was successfully bonded with capping(bare) glass in vacuum environment and the FED panel was vacuum-sealed. In this method, we could achieve more 153 times increased conductance and 200 times increased vacuum efficiency than conventional tube packaging method. The vacuum level in panel, by SRG test, was maintained about low 10^{-4} Torr during above two months. And, the light emission was observed to 0.7-inch tubeless packaged FED. Then anode current was $34\mu A$. Emission stability was constantly measured for 10 days.

Key words : silicon film, electrostatic bonding, FED packaging, light emission, emission stability.


1. 서 론

기판들간의 접합기술인 정전 열 접합은 1969년 G.Wallis와 D.I. Pomerantz에 의해 유리기판과 실리콘 기판을 접합하는 것으로 시작 되어진 이래 반도체 공정과 micro-electro-mechanical-system(MEMS)의 실장 및 패키징기술로서 매우 효과적으로 응용도가 확대되어졌다[1, 2]. 최근에 FPD(Flat Panel Display)로서 관심이 높아지고 있는 FED(Field Emission Display)는 진공에서의 전자 전송에 의해 구현되기 때문에 소자의 안정적인 동작을 위해서는 10^{-6} Torr 이상의 고진공 패키징 기술을 필요로 한다. 현재 사용하고 있는 패키징 방법은 다음과 같은 문제점들이 발생한다. (1) 배기용 세관의 부착은 전체패널의 두께가 몇배 이상 증가하는 제약을 주게 된다. (2), 봉입 공정은 배기용 세관을 국부적으로 가열하여 반용융상태로 만들기 때문에, 이과정에서 발생하는 가스들은 FED패널 내부의 진공도를 악화시킨다. (3), 배기용 세관의 낮은 컨덕턴스로 인해 고진공을 얻기 위한 한계값이 있을 뿐만 아니라 많은 시간을 필요로 한다.

본 연구에서는 현재 FED 진공패키징 방법이 가지고 있는 단점을 보완하기 위하여, Amorphous 실리콘 박막을 이용한 유리/유리 기판간의 정전 열

1인치급 tubeless packaged FED패널을 제작하고자 접합을 이용하여 배기용 세관을 필요로 하지 않는 하였다. 이는 간단한 방법으로 230°C 에서 실장하여 out-gassing의 문제를 해결 할 수 있고, 배기용 세관이 가지는 문제점을 보완하여 약 153배의 향상된 컨덕턴스와 200배 이상의 진공 pumping효율을 얻을 수 있다[3, 4]. Fig.1.은 본 실험을 통해 제작하고자 한 Tubeless FED의 구조이다.

Fig.1. Geometrical structure of Tubeless packaged



2. 유리-유리기판간의 정전 열 접합

정전 열 접합을 이용한 유리/유리기판간의 접합에서는 중간 삽입층으로서 amorphous 실리콘을 사

용하였다. Sodalime 유리기판 위에 rf-sputter를 이용하여 전극으로 사용되어질 ITO를 증착하고, 실리콘을 증착하였다. 증착 후 표면 세척을 하고 유리기판과 정렬을 하면 접합면에서는 결국 실리콘/유리 접합과 같은 구조가 된다. 정전 열 접합은 앞장에서 설명 하였던 바와 같다. 두기판을 정렬한 후 양극은 실리콘이 증착되어져 있는 ITO층에 인가하고, 음극은 코팅되어지지 않은 유리기판에 인가하였다. sodalime 유리 기판은 내부에 많은 불순물을 포함하고 있으며, 이를 이용하는 정전 열 접합은 다른 유리 기판 보다 저온에서 풍정이 가능하다. 본 실험에서는 230 °C의 온도에서 250V의 전압으로 접합을 하였다. Fig.2(a)는 10cm×10cm, 1mm두께의 유리기판을 amorphous silicon을 이용하여 접합한 시료의 사진이며, Fig.2(b)는 (a)을 절단한 시료를 polishing하지 않고 관찰한 주가 전자 현미경 사진이다. 두 기판간의 접합에 있어서 어떠한 캡도 보이지 않을뿐더러 접합상태가 양호하다.




Fig.2. (a) Photograph (b) Cross sectional SEM image in interface of glass/glass bonded pairs.

3. FED의 진공 실장 방법

유리-유리 기판 접합 기술을 이용한 FED 패널의 Tubeless 진공 실장을 위하여 6cm×6cm 크기의 실제 패널을 제작하였다. 1인치급 FED 패널에 이용된 FEA는 Spindt 방법으로 triod type의 Mo-tip을 500 μ m 두께의 n⁺(100)반도체 기판위에 제작하였다. FEA의 크기는 1cm×1cm로 제작하였으며 외부에서 라인 형식으로 어드레싱 할 수 있는 구조로 되어 있다[5,6]. 패널은 ITO가 증착되어 있는 sodalime 유리기판을 사용하였으며, 유리 기판위에 직경 6mm의 배기홀을 제작하고, cathod line과 gate line을 증착하였다. 전극 라인이 형성되어진 패널의 하판에 FEA를 정렬하고, wire-bonder를 이용하여 FEA와 패널의 cathod, gate line을 연결하였다. Anode는 ITO가 코팅되어져 있는 sodalime 유리기판에서 전극이 인가되어지는 부분만을 남기고 식각

을 하였고, 유리 프럿을 이용하여 실장 라인을 형성하였다. 패널의 상·하판을 정렬하고 450°C의 열처리 공정을 거쳐 실장라인을 형성하였다. Fig.3은 본 실험에서 사용한 Si-wafer based FEA의 확대 사진이다. 그림과 같은 tip이 0.7인치내에 약 1,176,000개가 포함되어 있다.



Fig.3. Magnified SEM image of Field Emitters.

이상과 같은 공정으로 6mm 배기홀을 가지고 FED 패널을 제작하였으며, 이를 tubeless 진공 실장하기 위한 공정은 Fig.4와 같다. 왼쪽의 그림은 실장을 위한 순서도이다. 배기홀 주변에 하부 패널의 전극으로 사용 되어질 ITO층과 접합을 위한 실리콘 층을 증착하였다. 실리콘 박막이 증착되어진 패널은 본 실험실에에서 고유하게 제작되어진 진공챔버 내에서 정전 열 접합을 수행하였다. Fig.4의 우상(右上)의 사진은 1×10⁻⁶ torr의 고진공 또는 가스분위기에서 정전 열 접합을 수행 할 수 있으며 5인치급 기판까지 접합 가능하도록 설계된 장비의 단면도이다. Pumping-out의 공정동안 배기홀을 통해 패널의 내부는 진공이 되고 이후 접합을 위해서는 하부에 있는 Z-motion이 패널 방향으로 이동하여 두기판을 접촉 시킨다. 우하(右下)의 그림은 장비의 내부 및 공정을 보여주는 그림이다. 게터의 activation 후 온도를 230°C로 낮추고 배기홀을 밀봉하기 위한 유리기판을 접촉시키고 250V의 전압을 인가하였다. 전압은 접합 후 온도가 60°C이하가 될 때까지 계속 인가 하였으며, 그후에 진공 챔버 내에서 꺼내었다.

4. Tubeless Packaged FED의 전계 방출 특성

이상과 같이 유리/유리 접합을 통하여 Tubeless FED패널을 제작하였다. Fig.5(a)는 제작한 FED 패널로부터 전계 방출이 일어나 녹색의 빛이 발광하고 있는 정면 사진이다. (b)는 측면에서의 사진이다. 배기용 세관이 없으므로 인해 매우 얇게 보이며, 실제 패널의 두께는 4mm이다.




Fig.4. Flow charts and photograph of equipment for tubeless FED vacuum packaging.





Fig.5. Light emission from 0.7-inch tubeless packaged FED (a) front view (b) side view.

Fig.6(a)는 전계 방출시의 I-V특성을 보여주고 있다. 그림은 애노드에 300V의 직류를 인가하고, 게이트의 증가에 따른 특성이다. 실장 전보다는 전계 방출 특성이 감소하고, gate의 leak current가 증가하였는데, 이는 유리 프럿을 형성하는 고온 공정에서 emitter들의 산화때문이며, 이러한 손상을 최소한으로 하기위한 연구는 수행중이다. Fig.6(b)는 실장된 소자의 시간에 대한 전계 방출 특성을 보여주는 그래프이다. 60V의 직류 전압을 게이트에 45분 ON, 15분 OFF하는 방식으로 약 10일 동안 인가하며 측정하였다. 약간의 전계 방출 요동은 관찰되나, 거의 일정한 전계 방출이 이루어짐을 볼수 있다.

Fig.6. Emission characteristics of FED panel
(a) current vs voltage (b) current vs time.



5. 패널 내부의 진공 특성 분석

유리/유리 접합을 통한 고전공 실장시 접합 계면을 통한 진공도 파괴의 정도를 관찰하기 위하여 Spinning Rotor Gauge(SRG)를 연결하였다[7]. SRG는 국제 표준 케이지로 비교적 정밀한 값을 얻을 수 있는 케이지로서, 유리관내에 금속구가 들어 있다. 외부에서 인가하는 1차 자기장에 의해 금속구는 유리관의 중앙에 위치하게 되며, 2차 자기장에 의해 금속구가 회전하고 진공도에 따라 변하는 rpm을 측정함으로서, 패널 내부의 진공도를 측정한다. 먼저 유리기판에 직경 3mm의 홀을 두개 제작하고 유리프럿으로 상,하판을 정렬하였다. 한 개의 홀에는 SRG를 유리프럿을 이용하여 연결하였고, 다른 한 개의 홀은 패널의 공정과 같은 방법으로 진공 실장하였다. Fig.7은 진공 실장 후 시간 변화에 따른 패널 내부의 진공도 특성을 보여 주고 있다. 그림에서 10^{-4} Torr를 유지하며 진공도가 점점 고전공으로 되어감을 볼수 있는데, 이는 유리기판 또는 실리콘 박막의 캐터링 효과 또는 표면 산화되었던 게이지의 cleaning 효과 등을 고려해 볼 수는 있으나, 좀더 자세한 분석이 요구된다. 또한, 배기홀을 6mm로 하였을 경우에는 보다 고전공으로 페깅 할 수 있을 것으로 사료된다. 이는, 패널내부의 진공은 배기홀의 직경과 두께와 관련되어지며, Conductance와 throughput로 설명가능하다[8,9].




Fig.7. Leakage test thorough glass/glass bonded interface region by SRG test.

이론적인 modeling을 통해 conductance의 변화에 대해 진공도를 계산하고, 이론적인 값과 실험적인 값을 비교하여 보았다. Fig.8은 진공도의 변화값을 보여 주고 있다. Ion gauge1은 챔버의 진공도이며, Ion gauge2는 내경 2mm, 길이 4cm인 배기용 세관을 이용하였을 때 측정한 진공도이다. 이는 세관을 연결한 이온계이지로부터 얻었다. 2mm tube(T)는 conductance를 고려하여 계산한 값으로 두 값이 거의 일치함을 보여주고 있다. 이로부터 내경6mm이고 세관을 사용하지 않았을 경우의 진공도는 Tubeless(T)로 나타내었다. 결과적으로 세관을 사용하지 않았을 경우 conductance는 2.9 [l/sec], 세관의 경우 0.019 [l/sec]로 약 153배 증가되었음을 볼수 있으며, 그래프로부터 진공도가 약 200배 향상되었음을 알 수 있었다.




Fig.8. Measured and calculated vacuum level for FED panel. [(T) is calculated value].

감사의 글

본 연구는 과학기술부와 산업자원부에서 주관하는 초소형 정밀기계 선도기술 개발사업의 연구비 지원 및 KETI/ETRI의 일부 지원에 의한 것이며 이에 감사드립니다.

참 고 문 현

- [1] A. D. Kurtz, J. R. Mallon and Bernstein, "Asolid state bonding and packaging technique for integrated sensor transducer," ISA ASI 73246, pp.229-238(1973).
- [2] G.Wallis and D.I. Pomerantz, "Field assisted

glass-metal sealing," J.Appl. Phys., vol40, p3946(1969).

- [3] B.K.Ju, W.B.Chi, Y.H.Lee, S.J.Jung, N.Y.Lee, J.I.Han, K.I.Cho and M.H.Oh, Glass-to-glass electrostatic bonding for FED tubeless packaging application, Microelectronics Journal, vol.29,
- [4] 주병권, 이덕중, 이윤희, 오명환, Tubeless Packaging 된 Field mission display의 개발, 전기학회 논문지 48권 4호, pp.275-280(1999.4)
- [5] 주병권, 정재훈, 김훈, 이상조, 이윤희, 차군현, 오명환, 몰리브덴 텁 전계 방출 소자의 제조 및 다이아몬드 상 카본의 코팅 효과, 전기전자 재료학회 논문지, 11권, 제7호, pp.508-516 (1998.7)
- [6] C. A. Spindt, C. E. Holland, A. Rosengreen, IEEE Trans. ED-38, 2355(1991)
- [7] S.J.Jung, G.J.Moon, et. al., High vacuum packaging and vacuum evaluation for field emission display, ASID'98, pp.1157-1160 (1998.9)
- [8] J.F.Ohanlon, A Users Guide to Vacuum Technology(2nd ed.), John Wiley & Sons, Inc., USA (1989)
- [9] A.roth, Vacuum technology, (1990)