

임펄스 전류에 대한 ZnO 바리스터의 Pspice 모델

이복희, 공영훈*, 이동문
인하대학교 전기공학과

Pspice Model of a ZnO Varistor for Impulse Current

B.H. Lee, Y.H. Kong*, D.M. Lee
Dept. of Electrical Engineering, Inha University

Abstract - Generally, ZnO varistors have dynamic characteristics that the cut-off voltage increases as the time to crest of the varistor current decreases. Dynamic characteristics of ZnO varistor are the most important factor in region of the steep front discharge current particularly. Also, V-I characteristics of ZnO varistor have hysteresis loop in time domain and frequency dependency. This paper deals with ZnO varistor numerical equation and modeling method which takes the behavior of varying clamping voltage into consideration during the time to crest, in range of 1μs~50μs, of impulse current applied to a ZnO varistor. The simulated results by the proposed model are compared with experimental results for each of the impulse current.

1. 서 론

최근 정보·통신설비가 급속히 발달하여 전자화, 소형화되고, 이러한 실비는 유도되에 의해 발생하는 과도과 전압에 매우 취약하기 때문에 이에 따른 보호를 필요로 하지만, 통신선로에 유도되는 뇌서지 전압의 파형이 명확하지 않다. 특히 전원선으로 침입하는 서지는 그 피크치와 상승시간이 임의의 형태로 나타나므로 피보호 기기 등의 내전압 특성에 따라 보호레벨이 각각 다르게 고려되어야 한다.[1]

유도되 및 개폐서지 등의 이상과전압으로부터 각종 전자회로를 보호하기 위해 비선형 보호소자가 사용되고, 보통 2-3단으로 구성된다. 서지 차단회로는 단지 몇개의 비선형요소로 이루어졌지만 실제적인 적용이 어렵다. 따라서 피보호 회로에 서지 차단성능 및 경제적으로도 적합한 서지 보호회로를 적용하기 위해서는 반복적인 시행착오를 거쳐야 하므로 보호성능을 쉽게 모의 예측할 수 있는 컴퓨터 시뮬레이션 방법이 요구된다.

서지 보호소자인 ZnO 바리스터는 가격대 성능비가 우수해 현재 서지 차단소자로 널리 사용되고 있다. 이전부터 바리스터의 등가모델이 제시되었지만 동작특성에 있어서 더 중요한 방출 전류의 상승시간을 고려하지 않았다. 이런 주파수 의존적인 특성을 고려한 IEEE Working Group 3.4.11에서 제안한 모델과 이를 수정한 모델 등은 0.5μs~45μs 비교적 정확하지만 시뮬레이션 모델로서는 광범위한 적용이 어렵다.[2]~[4] 따라서, ZnO 바리스터의 등가회로부터 방출전류의 상승시간변화를 고려하여 수치적 방정식을 나타내었고 등가모델을 제안하였다.

본 연구에서는 시뮬레이션에 적용하기가 간단하고 회로해석에 널리 이용되고 있는 Pspice 프로그램을 사용하였고, 실험결과와 모의 실험결과를 비교·분석한 내용을 보고한다.

2. ZnO 바리스터의 수치적 모델

ZnO 바리스터의 구조는 P-N 접합 반도체 특성을 갖게 하는 입계층에 의해 분리된 도전성분인 ZnO 입자의 매트릭스 형상으로 이루어져 있으며, 전기적인 등가회로를 그림 1에 나타내었다.




그림 1 ZnO 바리스터의 등가회로
Fig. 1 Equivalent circuit for a ZnO varistor

그림 1에서 L과 C는 바리스터 및 리드선의 인덕턴스 성분과 양단의 정전용량성분을 나타낸 것이다. 전류가 0.1mA이하는 누설전류 영역으로 R_leak가 주된 영향을 미치고, 100A이상의 큰 전류영역에서는 벌크저항(R_bulk)에 의해 바리스터 응답이 지배된다. 전류가 0.1mA와 100A 사이의 영역에서 바리스터의 V-I 특성은 비선형 저항(R_ideal)에 의존한다. 산화아연바리스터의 동작특성에 대한 실험결과를 분석해 보면 상승시간이 느린 임펄스 전류를 인가한 경우 보다 빠른 임펄스 전류를 인가하였을 때 바리스터 양단의 전압은 상승한다. 이 전압의 상승율은 인가되는 전류의 피크값과 상승시간에 관계된다. 위와 같은 다이내믹한 특성을 식 (1)로 표현할 수 있다.

$$V = DI^\gamma \tag{1}$$

위 식에서 $D = D_0 + D_1 e^{-\beta t}$ 이고 D_0, D_1, β 는 실험으로 구할 수 있는 정수 값이다. γ 는 비선형 지수 역수 값으로 식 (2)으로 표현된다.

$$\gamma = \frac{\text{Log } V_2 - \text{Log } V_1}{\text{Log } I_2 - \text{Log } I_1} \tag{2}$$

따라서 바리스터 양단의 전압은 식 (3)으로 나타낼 수 있다.[5]

$$V = DI^\gamma + \left(L \frac{dI}{dt} + RI \right) \tag{3}$$

3. 실험장치 및 측정방법

그림 2는 임펄스 발생기, 디지털 오실로스코프 (Tek. TDS 644B), 능동형 고전압 차동프로브(Tek. P5200) 및 분류기(0.02Ω)로 구성된 실험계의 개략도를 나타낸 것이다.[6]




그림 2 측정회로
Fig. 2 Measurement circuit

본 실험에서는 ZnO 바리스터에 1μs ~ 50μs 범위의 상승시간을 갖는 2중 지수형 임펄스 전류를 흘려 차단전압-전류특성을 관측하였다. 실험에 사용한 바리스터의 모델은 InR20D241며, 바리스터전압(동작개시전압)은 240V이다.

4. 결과 및 고찰

바리스터에 상승시간이 다른 임펄스 전류를 흘리고 전류의 피크값을 일정하게 했을 때 바리스터 단자전압의 피크값을 측정한 결과를 그림 3에 나타내었다.




그림 3 임펄스 전류의 상승시간과 차단전압의 관계
Fig. 3 Relationship between time-to-crest of impulse current and cut-off voltage for a ZnO varistor

그림 3의 결과를 보면 전류의 상승시간이 매우 짧은 영역에서는 전류값이 상승하는 만큼 전압의 상승율이 커짐을 볼 수 있다. 따라서 바리스터에는 빠른 임펄스 전류에 대해서 차단전압이 상승하는 성분과 직렬로 인덕턴스 성분이 포함되어 있다고 생각할 수 있다. 이러한 것은 바리스터의 전압과 전류관계에서도 알 수 있고 그림 4에 나타낸 것 처럼 같은 전류값에서 전류가 상승하는 부분과 하강하는 부분에서 전압값이 다른 히스테리시스 곡선으로 표현된다.




그림 4. ZnO 바리스터의 히스테리시스 특성
Fig. 4 Hysteresis characteristic for a ZnO varistor

이 특성은 그림 5에 나타낸 전류와 전압관계에서도 볼 수 있다. 이 결과로부터 전류의 피크값이 작은 영역(10A~100A)에서는 비교적 전압값이 전류에 대해서 거의 직선적으로 증가하므로 그 때의 비선형 지수의 역수값 γ 를 구할 수 있으며, 대략 0.039가 된다




그림 5 바리스터의 전류와 전압 곡선
Fig. 5 V-I curves for a ZnO varistor

바리스터 리드선의 인덕턴스 값은 제조회사 사양으로부터 1(nH/mm)가 되고 벌크저항(R_{bulk})은 그 값이 매우 작기 때문에 리드선 저항으로 대치해도 된다고 생각된다. 리드선의 저항값은 리드선 재료의 저항률과 길이, 단면적으로부터 산출한다. 비선형저항 부분을 등가화하기 위해서는 식 (1), 식 (3)에 기초하여 D값을 구하여야 한다. 따라서, 그림 3에서 나타낸 전류의 상승시간과 차단전압의 관계 그래프로부터 식 (4)와 같이 리드선의 인덕턴스와 저항값에 의한 전압분을 빼주어야 바리스터 자체의 특성을 해석할 수 있다.

$$V^* = V - \left(L \frac{dI}{dt} + RI \right) \quad (4)$$

V^* : 교정 전압 피크값

위의 식 (4)를 바탕으로 교정한 전압값 V^* 를 그림 6에 나타내었다. 그래프를 보면 실제 측정된 전류의 상승시간과 차단전압의 관계를 나타낸 그림 3의 결과보다 직선적임을 볼 수 있다.




그림 6 임펄스 전류의 상승시간과 교정된 차단전압의 관계
Fig. 6 Relationship between time-to-crest of impulse current and corrected cut-off voltage for a ZnO varistor

그림 6의 그래프를 통하여 식 (5)으로부터 D값을 구할 수 있다.

$$\frac{V^*}{I^\gamma} = (D_0 + D_1 e^{-\beta t}) \quad (5)$$

위에서 구한 값을 바탕으로 식 (5)를 적용한 수치적 계산값과 실측한 결과의 전압값은 거의 일치한다.

바리스터 양단의 정전용량값은 주파수 1kHz에서 RCL미터로 측정된 결과 약 1.34(nF)정도다. 위에서 설명한 결과를 Pspice 등가회로로 나타내면 그림 7과 같다. 리드선 성분의 인덕턴스(L), 저항(R), 바리스터 양단의 정전용량(C), 누설저항(Rleak)은 Pspice 라이브러리의 소자로 하고, 비선형 저항 성분은 식 (6)을 적용하여 1개의 독립 전압원과 2개의 종속 제어전압원(CCVS, VCVS)으로 대치한다.[7][8]




그림 7 ZnO 바리스터의 Pspice 모델
Fig. 7 Pspice model for a ZnO varistor

본 연구에서 제안된 ZnO 바리스터의 Pspice 모델로 10A, 400A, 2kA의 전류파형에 대하여 전류상승시간을 변화시켜 시뮬레이션한 결과값과 실측값과의 비교를 그림 8에 나타내었다.




그림 8 측정 결과와 시뮬레이션 결과의 비교
Fig. 8 Comparison of the measured data with simulation result

위 그림에서 각각의 전류에 대해서 시뮬레이션 한 결과를 점들로 나타냈고 실선은 그림 3의 측정값으로 나타내으며, 비교·검토해본 결과 본 연구에서 제안한 모델값과 실측한 결과 값의 차이가 거의 일치하는 것을 볼 수 있다.

5. 결 론

임펄스 전류의 상승시간을 1~50μs 범위로 하고, 그에 따른 전류 피크값을 변화시켜 ZnO 바리스터에 인가하였을 때 동작특성을 고려한 바리스터의 Pspice 모델을 제안하였다. 방출 전류값이 큰 부분의 영역과 빠른 상승시간의 전류에서 상대적으로 오차가 크지만 전체적으로 양호한 특성을 얻었으며, 제안된 바리스터 모델링 기법이 타당함을 확인하였다. 앞으로 비선형 저항영역에서 Upturn(Breakdown)영역으로 넘어가기전의 비선형 특성에 대해서 지속적인 연구가 필요하다.

(참 고 문 헌)

- [1] Ronald B. Standler, "Protection of Electronic Circuits from Overvoltages", A Wiley-Interscience Publication, pp34~54, 133~145, 1994
- [2] IEEE Working Group 3.4.11, "Modelling of Metal Oxide Surge Arresters", IEEE Trans. on Power Delivery, Vol.7, No.1, 1992
- [3] I.m.Kim, T.Funabashi, H.Sasaki, T.Hagiwara, M.Kobayashi, "Study of ZnO Arrester Model for Steep Front Wave", IEEE Trans. on Power Delivery, Vol.11, No.2, 1995
- [4] P.Pinceti, M. Giannettoni, "A Simplified Model for Zinc Oxide Surge Arresters" IEEE Trans. on Power Delivery, Vol.14, No.2, April 1999
- [5] 倉田, 村野, "酸化亜鉛形避雷器のモデル化", 電氣學會 電力・エネズギ部門大會, No.400,1992
- [6] 이복희, "高電壓 大電流工學", 청문각, pp. 173-183, 1993
- [7] The Design Center Pspice Version 8.0, "Microsim Coporation", 20 Fairbanks, Irvine, California 92618, 1998
- [8] Muhammad H. Rashid "Spice for Circuits and Electronics Using PSpice", Prentice-Hall, pp. 35-42, 1990