

LDD-nMOSFET의 핫 캐리어 열화 억제를 위한 표면 이온주입 효과에 대한 연구

서용진*, 안태현, 김상용, 김태형[†], 김창일, 장의구^{*}대불대학교 전기전자공학부, [†]여주대학 전기과, 중앙대학교 전자전기공학부

A study on Effect of Surface Ion Implantation for Suppression of Hot carrier Degradation of LDD-nMOSFETs

Yong-Jin Seo*, Tae-Hyun An, Sang-Yong Kim, Tae-Hyung Kim[†], Chang-II Kim, Eui-Goo Chang
 *DaeBul University, [†]Yeojooh Institute of Technology, ChungAng University

Abstract - Reduction of hot carrier degradation in MOS devices has been one of the most serious concerns for MOS-ULSIs. In this paper, three types of LDD structure for suppression of hot carrier degradation, such as spacer-induced degradation and decrease of performance due to increase of series resistance will be investigated. LDD-nMOSFETs used in this study had three different drain structure, (1) conventional Surface type LDD(SL), (2) Buried type LDD(BL), (3) Surface Implantation type LDD(SI). As a result, the surface implantation type LDD structure showed that improved hot carrier lifetime to comparison with conventional surface and buried type LDD structure.

1. 서 론

짧은 채널 MOSFET의 핫 캐리어 열화 현상은 ULSI 기술개발에 있어서 신뢰성 확보라는 면에서 중요한 문제로 대두되고 있다. 특히, 구동전압으로 5 V를 계속 사용할 경우 드레인 근처에서의 고전류로 인해 MOSFET의 핫 캐리어 열화는 더욱 심각해지며, 이러한 MOSFET의 전기적인 열화현상을 억제하기 위한 방법으로 드레인 근처에서의 최대 전류를 줄이기 위해 LDD(Lightly Doped Drain)구조가 제안[1]된 이후 LDD 구조를 달리하면서[2,3,4] 꾸준히 연구되고 있다. 그러나 이러한 LDD 구조도 일정 전압 스케일링(Constant Voltage Scaling)으로 소자가 더욱 스케일다운됨에 따라 LDD 구조 자체에 의한 스페이서에 의해 발생하는 열화문제[5,6]와 직렬저항의 증가로 인한 성능저하 문제[7] 등으로 LDD 구조를 최적화 하기가 더욱 힘든 실정이다.

본 논문에서는 각각 표면형 LDD(Surface LDD : SL), 매몰형 LDD(Buried LDD : BL), 표면이온주입형 LDD(Surface Implantation LDD : SI)와 같이 LDD 도즈를 달리하면서 소자를 제작하여 소자의 구동전압에 따른 기판전류의 변화와 기판전류에 따른 핫 캐리어 수명 등을 고찰하였다.

2. 실험

게이트 산화막의 두께는 140 Å, W/L = 50/0.5 μm인 WSix 폴리사이드 구조의 게이트를 갖는 LDD-nMOSFET를 제작하였다. 게이트 산화막을 형성한 후 poly-Si과 WSix를 증착하여 게이트를 형성하였고 게이트를 보호하기 위해 cap 산화막으로 oxynitride를 300 Å를 증착한 후 마스크를 써서 건식 식각을 통하여 정의하였다. 게이트 정의 후, P₃₁ 이온을 2.0E13/cm², 40 KeV(SL 구조), 2.0E13/cm², 100 KeV(BL-1 구조), 그리고 2.3E12/cm², 120 KeV(BL-2 구조)의 이온주입을 사용하여 각각 다른 농도를 갖는 n⁻ 영역을 형성시켰다. 그리고 나서 BL-2 구조를 갖는 n⁻ 영역의 표면지역에만 이온주입 도즈를 각각 1.0E12/cm².

3.0E12/cm², 5.0E12/cm²의 As₇₅ 이온을 40 KeV로 각각 이온주입하여 SI-1, SI-2, SI-3 구조를 갖는 n⁻ 영역을 형성하였다. 그 후에 0.2 μm의 길이를 갖는 사이드 월 스페이서(side-wall spacer) 산화막을 형성하였고, n⁻ 영역을 형성하기 위해 6.0E15/cm²의 도즈와 80 KeV의 에너지로 As₇₅ 이온을 이온주입하였다. 표 1은 본 논문에서 고찰하고자 하는 각 LDD 구조의 이온주입 조건을 요약한 것이다.

표 1. LDD 구조의 이온주입 조건

LDD Structure	Source	Dose (#/cm ²)	Energy
Surface LDD(SL)	P ₃₁	2.0E13	40 KeV
Buried LDD(BL-1)	P ₃₁	2.0E13	100 KeV
Buried LDD(BL-2)	P ₃₁	2.3E13	120 KeV
Surface Implant LDD(SI-1)	As ₇₅	1.0E12	40 KeV
Surface Implant LDD(SI-2)	As ₇₅	3.0E12	40 KeV
Surface Implant LDD(SI-3)	As ₇₅	5.0E12	40 KeV

3. 결과 및 고찰

그림 1은 LDD 구조에 따른 피크 기판전류(I_{sub})와 I_{sub}/I_d값을 구동전압의 변화에 따라 측정한 결과이다.





그림 1. (a) 구동전압 변화에 따른 기판전류

그림 1. (b) 구동전압변화에 따른 Isub/I_d

SI 구조의 경우 각 드레인 바이어스에서 표면 이온 주입 도즈가 클수록 I_{sub} 와 I_{sub}/I_D 값이 더 커짐을 알 수 있다. 표면 이온 주입 도즈가 $1.0E12/cm^2$ 인 경우에는 I_{sub} 값과 I_{sub}/I_D 값이 BL 구조와 거의 같았는데 이는 표면 이온 주입으로 인해 표면 근처의 도핑 농도가 증가하여 충돌전리를 일으키는 전계 형성에는 아무런 영향도 미치지 않았기 때문이다. 그러나 표면 이온 주입 도즈가 $2.0E12/cm^2$ 이상에서는 표면 이온 주입 도즈가 클수록 I_{sub} 와 I_{sub}/I_D 값이 더 커지는데 이러한 현상은 표면 이온 주입에 의해 전류 경로나 전계 분포가 변경되었기 때문이라고 생각된다.

그림 2는 각기 다른 LDD 구조의 경우 기판 전류가 피크인 조건에서 핫 캐리어 스트레스를 가해준 후, 핫 캐리어 수명을 I_{sub} 변화에 따라 나타낸 것이다. 이때 핫 캐리어 수명은 선형 영역에서의 드레인 전류(IDL)와 포화 영역에서의 드레인 전류(IDS)가 10% 열화되는 시간으로 정의하였다.




그림 2. (a) 기판전류 변화에 따른 IDL 수명




그림 2. (b) 기판전류 변화에 따른 IDS 수명

일정한 I_{sub} 값에서 표면 이온 주입을 하지 않은 SL, BL 구조 보다는 표면 이온 주입을 행한 SI 구조가 더 큰 수명을 가지며, $1.0E12/cm^2$, $5.0E12/cm^2$, $3.0E12/cm^2$ 의 순서로 수명이 커짐을 알 수 있다. 이러한 현상은 표면 이온 주입 도즈의 증가에 따라 표면 근처 n^- 영역의 농도가 커지게 되므로 스페이서 산화막에 트랩된 전하에 의한 표면 공핍의 억제력은 커지지만 반면에 $5.0E12/cm^2$ 의 표면 이온 주입을 행한 SI-3 구조는 표면 농도가 너무 높게되어 전류 경로가 표면 근처로 몰리게 되므로 충돌전리를 일으키는 부분이 표면에 집중되어 핫 캐리어가 좀 더 쉽게 트랩될 수 있기 때문에 생각된다.

그림 3은 각기 다른 LDD 구조의 경우 구동 전압 ($1/V_{DD}$)에 따른 선형 드레인 전류의 열화에 의한 수명과 포화 드레인 전류 열화에 의한 수명을 비교한 것이다. 낮은 구동 전압으로 갈수록 BL-2 구조가 SL 구조보다 수명이 더 커지는 경향은 BL-2 구조의 전류 경로가 SL 구조보다 표면으로부터 더 벌크 쪽에서 형성되기 때문인 것으로 판단된다. 즉, 전류 경로가 표면에서 멀어질 수록 충돌전리를 일으키는 위치도 표면에서 더 멀어지게

되므로 핫 캐리어가 Si/SiO_2 표면에 도달하기가 더 힘들어지기 때문이다. SI 구조의 경우 낮은 드레인 바이어스로 갈수록 표면 이온 주입 도즈가 낮은 $1.0E12/cm^2$ 인 경우가 더 큰 수명을 나타낼 수 있다. 또한, $3.0E12/cm^2$ 와 $5.0E12/cm^2$ 의 경우는 n^- 표면의 농도가 높아서 스페이서에 의한 열화 현상을 막을 수 있다고 생각한다. 그러나 표면 근처의 도핑 농도가 LDD 벌크 쪽의 피크 농도보다 높으므로 같은 드레인 전류에 대해서도 기판 전류의 발생량, 즉, 충돌전리율이 표면 이온 주입 도즈에 따라 증가하기 때문에 $5.0E12/cm^2$ 의 도즈가 $3.0E12/cm^2$ 의 경우보다 작은 수명을 가졌다고 생각한다.




그림 3. (a) 구동전압 변화에 따른 IDL 수명




그림 3. (b) 구동전압 변화에 따른 IDS 수명

4. 결 론

LDD 구조를 달리하여 Si/SiO_2 계면 근처인 n^- 영역의 표면 농도를 증가시켜 핫 캐리어 효과로 인한 n^- 영역의 공핍을 억제하고자 As의 표면 이온 주입을 도입하였다. 표면에만 이온 주입을 실시한 SI 구조의 경우 표면 이온 주입 도즈가 클수록 표면에서의 최대 전류가 존재하는 영역이 더 커질뿐 아니라 전류 경로도 표면으로 몰려들어 기판 전류의 증가와 더불어 수명과 기판 전류, 수명과 구동 전압과의 관계식에서 기울기가 더 완만해지는 경향을 보였다. 따라서 LDD 구조에서의 수명은 n^- 영역의 표면 농도와 기판 전류의 크기, 충돌전리가 일어나는 위치 등의 상호 관계에 의해 좌우되며 어느 효과가 더 우세한가에 따라 결정됨을 알 수 있었다.

(참 고 문 헌)

- [1] S. Ogura, et al., IEEE Trans. ED-27, p.1359, 1980
- [2] T. Y. Chen, et al., IEDM, p.718, 1987
- [3] T. Hori, VLSI Tech. Dig., p. 692, 1990
- [4] R. Shirota, IEDM, p.26, 1988
- [5] T. Mizuno, et al., IEDM, p. 613, 1989
- [6] S. Yoshikawa, et al., VLSI Tech. Dig., p. 67, 1989
- [7] T. Horiuchi, et al., VLSI Tech. Dig., p. 88, 1992