

## 소성공정에 의한 유리막과 Glass/Silicon 계면특성

윤세욱 · 허창수  
인하대학교 전기공학과

### Glass Film and Glass/Silicon Interface Properties by Firing Profiles

Se-Wook. Yoon · Chang-Su. Huh  
Dept. of Electrical Engineering . IN-HA Univ.

**Abstract** ~ Surface passivation using glass powders results in good reliability for high voltage silicon power devices. In this paper, Zinc borosilicate glass was prepared for the purpose of passivating, and a deposition technique of glass films on the silicon surface by electrophoresis in which acetone is used as a suspension medium and a measurement technique of C-V curve has been investigated. Properties were compared using SEM, XRD, C-V Curve as a function of firing condition, temperature and atmosphere were investigated. Under 100V applied, 1 minute, 700°C firing temperature, and O<sub>2</sub> atmosphere, I can get the fine films 5.8 μm thickness with Zinc borosilicate glass. As a result of investigation of glass films , it has been found that pre-firing and annealing play an important role to achieve uniform, fine, reliable glass deposition films and Glass/Silicon interface.

### 1. 서 론

유리입자를 이용한 표면보호는 고전압의 실리콘소자에서 우수한 신뢰성을 나타낸다. 본 논문에서는 아연붕규산계 유리를 표면보호의 재료로 준비하여 혼탁매체로 아세톤을 이용한 전기영동법에 의하여 실리콘표면에 유리막을 입히고, 이에 대해서 SEM, XRD, C-V Curve를 조사하여 유리막과 유리막/Glass/Silicon 계면의 특성에 대하여 연구하였다. 유리막의 특성은 소성온도의 함수로써 주사현미경관찰(SEM), X선회절분석(XRD)을 통하여 관찰하였으며, 아연붕규산계 유리의 경우에 인가전압 100V, 인가시간 1분에서 형성된 막을 700 °C, 산소분위기에서 소성하였을 경우 막두께 5.8 μm의 기공과 결함이 없는 균일한 양질의 막을 얻을 수 있었다. 또한 MIS 구조의 시료를 제작하고 Glass/Silicon 계면의 특성을 C-V Curve를 측정하여 알아본 결과, 위와 같은 조건에서 유리막을 제작했을 때 C-V Curve의 이동과 왜곡이 거의 없는 우수한 보호막을 제작할 수 있었다. 유리막의 특성분석과 MIS 구조 시료의 C-V Curve 측정결과 예비소성과 후처리, 소성분위기 등의 소성공정이 균일한 양질의 보호막과 신뢰도가 좋은 Glass/Silicon 계면특성에 중요한 역할을 한다는 것을 알 수 있었다.

### 2. 실험방법

#### 2.1 시편 제조

본 실험에서는 비저항 4-5 [Ω·cm], 두께 480-570μm인 결정면 (100)의 보론이 도핑된 P형 CZ-Si wafer를 사용하였다. 먼저 시편의 제작과 특성평가를 용이하게 하기 위하여 wafer를 1.5×2 cm<sup>2</sup>의 크기로 잘라내고 증류수로 행군 다음 진유 불순물을 제거하기 위하여 HNO<sub>3</sub>:H<sub>2</sub>O<sub>2</sub>:H<sub>2</sub>O=1:2:7의 비율로 섞은 용액에 10분간 침침시켰다. 그후 시편을 증류수로 깨끗이 세척한 다음 HF와 H<sub>2</sub>O의 비율이 1:100인 용액에 담그어 H<sub>2</sub>S분과

Si wafer 표면의 자연 산화막(native oxide)을 제거한 후 증류수로 다시 세척하여 시편의 세척 공정을 마쳤다. 전기영동법은 침가 전해질을 가진 혼탁매체에서 glass deposition을 행하는 것으로 다음의 그림 3-1에 본 연구에서 사용한 실험장치의 개략도를 나타내었다.




그림 1 전기영동법을 이용한 유리막의 증착

#### 2.2 열처리

본 실험에서는 실험 목적에 맞게 주문 제작한 관상 전기로를 이용하였다. 전기로는 온도 콘트롤러(P-250)에 의하여 온도와 시간의 조절이 가능하고, 온도오차 ±2 °C의 정밀한 제어가 가능하며, 소성분위기를 풀로우 미터에 의한 산소, 질소의 공급양을 조절함으로써 제어할 수 있다. 열분석(DTA 분석)에 의해서 유리의 특성점(연화점, 결정화 개시점, 결정화 피크점)들을 찾아 열처리 계획을 수립하였으며 온도와 시간, 분위기를 변화시켜 가장 양질의 막을 얻을 수 있는 과정을 추정하였다. 열처리는 예비소성, 유리소성, 후소성의 세 단계로 구분하여 각각 처리 온도와 승온속도를 달리 하였다. 분위기는 소성과정으로부터 가장 양질의 막을 얻기 위해서 질소:산소 = 4:1의 비율로 하였고, 소성중에 기포의 원인이 되는 용매류를 완전히 제거하기 위하여 예비소성의 과정을 가졌으며, 후소성에서는 찬류응력을 제거하여 막중의 crack을 제거하고자 하였다.<sup>1)</sup>

#### 2.3 MIS 구조의 제작

C-V Curve의 측정을 위해서 시료는 MIS 구조로 제작하였다. 그림3-3은 MIS 구조의 시료를 제작한 그림이다.<sup>1)</sup> 그림에서와 같이 Metal/Insulator(Glass)/Silicon의 구조로 되어 있으며 상부전극으로는 알루미늄을 진공증착법에 의하여 두께 2μm로 증착하고 400°C에서 1분간 열처리하여 기밀한 접촉이 이루어지도록 제작하였다. 마찬가지로 하부에도 음접촉을 위해 알루미늄을 증착하였다.

**2.4 Quasi-Static (low frequency) C-V Curve**  
C-V Curve의 측정을 위해서 유리막의 증착된 시료를 MIS 구조의 capacitor 형태로 제작하였으며 Quasi-Static C-V meter(Keithley, 595)를 이용하여 MIS capacitor의

low-frequency C-V curve 특성을 관찰하였다. 측정데이터의 취득을 위해 C-V meter 기기를 IEEE 488 Board를 이용하여 컴퓨터와 연결하였고, 프로그래밍 언어인 C 언어를 이용한 프로그램을 만들어서 C-V meter 기의 제어와 데이터 취득을 하였다. 데이터의 정확성을 위해 Shielding Box 내에서 측정하였다.

### 3. 결과 및 고찰

#### 3.1 DTA 분석




그림 2 아연붕규산계 유리의 DTA 분석

그림 2는 본 실험에 사용된 유리의 소성조건을 고찰하기 위해서 중착하기전 유리의 DTA 분석을 시행한 것이다. DTA 분석에 의한 유리의 연화점, 결정화개시점등으로 소성공정에 있어서의 예비소성, 소성, 후소성의 온도를 결정하였다.

#### 3.2 소성공정에 따른 유리막의 두께 변화




그림 3 소성공정에 따른 유리막의 두께변화

그림 3에서 유리막의 두께는 소성온도의 증가에 따라 감소하는 경향을 볼 수 있으며, 이는 적절한 소성온도가 유리막의 치밀성을 이루는데 중요한 인자라는 점을 설명해 준다. 즉, 결정화개시온도인 650°C ~ 660°C에서 유리막의 두께가 급격히 감소하는 점으로 보아 유리의 결정화로 인해 유리막이 치밀해지고, 유리막의 두께 또한 감소하는 것을 알 수 있다.<sup>2)</sup> 또한 예비소성과 후처리 공정이 포함된 소성과정에서의 유리막의 두께가 그렇지 않은 소성과정에서의 유리막 두께보다 감소한 것으로 보아 소성공정의 예비소성과 후처리 과정이 유리막의 소성공정에서 기공제거, 불순물제거 등의 역할을 함으로써 유리막이 더 치밀해 짐을 알 수 있다.

#### 3.3 XRD 분석





그림 4 XRD 분석 결과


그림 4의 Zinc borosilicate 유리막의 X-ray 회절 분석을 한 결과에서와 같이, 소성온도가 결정화도에 영향을 미치고 있음을 알 수 있다. 그림 640°C 열처리 경우에는 아무런 피크치를 나타내고 있지 않으며 결정의 성장이 아직 일어나지 않았음을 알 수 있다. 그러나 670°C에서는 20~40°의 2θ 값사이에서 서서히 결정의 피크치가 나타남을 보여 주고 있으며, 열처리 온도 670°C와 700°C에서는 결정도가 현저히 변화하고 있으며 많은 결정들이 성장해 가고 있음을 관찰할 수 있다.

그림 6의 700°C에서의 회절각을 JCPDS를 이용하여 분석하면 주 결정으로는  $B[\alpha-\text{Zn}_5\text{B}_4\text{O}_{11}]$ 과  $Z[\text{Zn}_3(\text{BO}_3)_2]$ 가 성장했음을 알 수 있고, 소량의  $H[\text{Zn}_2\text{B}_6\text{O}_{11} \cdot 7\text{H}_2\text{O}]$ 도 성장하였다. 이런 XRD의 결과는 다음의 화학반응에 의해서 설명될 수 있다.<sup>4)</sup>

먼저 결정화 과정은  $\text{Zn}_3(\text{BO}_3)_2$ 의 형성 과정일 것이다.



결과적으로  $\text{Zn}_3(\text{BO}_3)_2$ 의 결정은 다음의 발열과정을 거쳐서  $\text{Zn}_5\text{B}_4\text{O}_{11}$ 를 형성한다.



이러한 해석에 의해서 Zinc borosilicate 유리는 소성온도 약 680~700°C 사이에서 많은 결정들이 성장한 결정질임을 알 수 있으며, 역시 DTA 분석과 SEM 분석에 의해서도 확인할 수 있다.


일반적인 보호재료의 경우 저압형은 비정질을 사용되고 고압형의 경우는 결정화 시킨 것이 사용되고 있으므로 아연붕규산계 유리는 고압형에 적합한 것으로 생각된다.<sup>5)</sup>

#### 3.4 SEM 분석



(a) 660°C 소성

(b) 680°C 소성



(c) 700°C 소성

그림 5 SEM 분석 결과

그림 5의 Zinc borosilicate 유리막의 소성온도에 따른 표면의 미세구조를 살펴보면, (a)의 경우에는 결정화 개시점이상의 온도에서 소성하였으므로 약간의 결정화상태가 존재하고 있으나, 기공 등의 결합들이 존재하고 있음을 보여준다. 즉, 연화점 이상의 온도에서 소성하면 유리막은 점성유동이 일어나 실리콘 표면을 덮개 되지만 많은 기공이 남게된다. (b) 680°C 소성의 사진에서는 표면 전체에 걸쳐서 가는 바늘모양의 결정이 고르게 관찰되고 있으며 약간의 기공만 남아 있다. (c) 700°C 소성의 사진에서는 시료 전반에 걸쳐서 결정화가 이루어 졌고 기공 등의 결함이 거의 남아있지 않게 되었다. 이런 소성온도에 따른 결정 성장을 XRD 분석결과와 비교하여 보면 650°C 이하에서는 결정성을 나타내지 않다가 660°C에서부터 온도가 올라갈수록 주결정으로  $Zn_5B_4O_{11}$ ,  $Zn_3(BO_3)_2$ 가 성장함을 알 수 있다. 또한 DTA 분석에 의한 연화점 온도  $T_s$ (softening point, 583°C)와 결정화 개시온도  $T_{cs}$ (crystallization starting point, 655°C)와도 매우 잘 일치함을 알 수 있으며 이를 온도사이를 핵형성온도라고 볼 수 있다. 이러한 결정의 생성은 열팽창계수를 낮추어 실리콘과 열팽창계수를 비슷하게 조절할 수 있는 역할을 하며, 과도한 온도에 의한 큰 결정은 오히려 결정의 grain boundaries에 의한 전기적 특성의 저하를 가져올 수 있으므로 적당한 소성온도의 결정이 중요하다고 볼 수 있다.<sup>23)</sup>

### 3.5 Quasi-Static (low frequency) C-V Curve




그림 6 소성온도에 따른 C-V Curve

그림 6은 유리막의 소성온도에 따른 MIS 커패시터의 Low-Frequency C-V curve를 고찰한 결과이다. 유리막은 증착시 인가전압 100 [V], 인가시간 60 [sec]하에서 제작되었고, 소성공정은 예비소성, 후처리가 포함되고, 소성분위기 산소일 때의 결과이다. 소성온도가 낮을 때의 MIS Capacitor의 C-V Curve는 왜곡이 많고 이상적인 C-V Curve에 비해 이동이 일어났음을 알 수 있다. 그러나 소성온도가 높아질수록 MIS Capacitor의 C-V Curve는 이상적인 곡선에 근접해 감을 볼 수 있다. 즉, 소성온도를 높이면 보호막과 웨이퍼와의 완전한 융합을

이를 수 있고, Glass/Silicon 계면에서의 트랩발생이나 트랩의 활동을 억제할 수 있으므로 계면특성을 개선할 수 있다고 사료된다.<sup>6)</sup>

### 4. 결 론

본 연구에서는 전력용 반도체의 항복특성을 개선하고 성능을 향상시킬 수 있는 아연을 주성분으로 하는 봉규산계 유리를 가지고 전기영동법에 의해서 passivation 막을 제작한 후에 MIS 구조의 Capacitor를 제작함으로써 막의 특성과 Glass/Silicon 계면특성을 조사하였다.

1. 전기영동법에 의한 passivation 막의 제작에서 인가전압과 시간에 따라 균일한 두께의 막을 만들 수 있었다. 또한 일정 전압이상 혹은 일정 시간 이상에서는 유리막의 두께가 포화되어 가는 현상을 나타내었다.
2. XRD 분석에 의해 660°C 소성온도에서 결정이 성장하기 시작하여 700°C에서는 많은 결정이 성장했음을 알 수 있으며, 주 결정으로는 alpha- $Zn_5B_4O_{11}$ 과  $Zn_3(BO_3)_2$ 가 성장했다.
3. 결정성과 막의 미세구조는 SEM으로 관찰하였는데, 700°C에서 기공이 없으며 결정이 완전히 성장한 막을 얻을 수 있다. 그리고 결함이 적은 양질의 유리막을 얻기 위해서는 적절한 예비소성과 Annealing의 Firing profile이 필수적이라고 할 수 있다.
4. C-V 곡선을 측정함으로써, 소성온도에 따라 보호막과 Glass/Silicon 계면에서의 특성을 저하시키는 가동이온, 계면트랩전하의 영향을 고찰할 수 있었다. 즉, 소성온도를 높이면 유리막이 치밀해지므로 가동이온에 의한 C-V 곡선의 이동이나 계면트랩전하에 의한 왜곡현상을 억제하여 이상적인 C-V 곡선에 근사한 결과를 나타내었다.

### [참 고 문 헌]

- [1] Y. Misawa, H. Hachino, S. Hara, T. Ogawa, "Surface Charges in a Zinc-Borosilicate Glass/Silicon System", J. Electrochem. Soc., Vol.128, No.3, p.614-616, 1981
- [2] Y. Misawa, "Properties of ZnO-B<sub>2</sub>O<sub>3</sub>-SiO<sub>2</sub> Glasses for Surface Passivation", J. Electrochem. Soc., Vol.131, No.8, p.1862-1865, 1984
- [3] A. With, "The Basic Principles of Electrophoretic Coating-A study" in Science and Technology of Surface Coatings, edited by B. N. Chapman and J. C. Anderson, Academic, New York, p.60-68, 1974
- [4] S. Muracami, "Characterization of zinc-borosilicate glass/silicon Interface", J. Electrochem. Soc., Vol.134, No.9, p.2293-2297, 1987
- [5] K. Miwa, K. Ikeda, and K. Aoki, NEC Rea.Dev. 1976
- [6] C. N. Berglund : IEEE Trans. Electron Devices p.701, 1966