Design and Performance Analysis of A Parallel Digtal Signal Processing System

병렬 디지털신호처리시스템의 설계와 성능분석

  • Moon, B.P. (School of Electrical Engineering, Hanyang University) ;
  • Park, J.S. (School of Electrical Engineering, Hanyang University) ;
  • Oh, D.S. (School of Electrical Engineering, Hanyang University) ;
  • Jeon, C.H. (School of Electrical Engineering, Hanyang University) ;
  • Park, S.J. (School of Electrical Engineering, Hanyang University) ;
  • Lee, D.H. (School of Electrical Engineering, Hanyang University) ;
  • Oh, W.C. (Agency for Defense Development) ;
  • Han, K.T. (Agency for Defense Development)
  • 문병표 (한양대학교 전자.컴퓨터 공학부) ;
  • 박준석 (한양대학교 전자.컴퓨터 공학부) ;
  • 오대식 (한양대학교 전자.컴퓨터 공학부) ;
  • 전창호 (한양대학교 전자.컴퓨터 공학부) ;
  • 박성주 (한양대학교 전자.컴퓨터 공학부) ;
  • 이동호 (한양대학교 전자.컴퓨터 공학부) ;
  • 오원천 (국방과학연구소) ;
  • 한기택 (국방과학연구소)
  • Published : 1998.10.01

Abstract

본 논문에서는 방대한 양의 데이터를 실시간으로 처리하기 위한 병렬 디지털 신호처리시스템을 제안한다. 버스와 메모리의 구조가 다른 네 가지 신호처리부 모델을 제안하고 그들의 성능을 분석한다. 신호처리부의 분석은 소나 알고리즘을 실행하는데 소요되는 하드웨어 지연시간과 버스 지연시간의 합을 척도로 한 성능 분석과 보드의 복잡도를 비교하는 방법을 통하여 이루어졌다. 성능분석한 결과, 지역 메모리와 공유 메모리를 함께 사용하는 모델이 가장 효율적인 것으로 나타났다.

Keywords