

As-Ge-Te 메모리 스위칭 소자의 전도 및 스위칭 전압 특성

The Characteristics of Conduction and Switching Voltage for As-Ge-Te Memory Switching Device

이병석[○], 이현용[○], 이영종^{*}, 정홍배[○]

○ 광운대학교 전자재료공학과, * 여주전문대학교 전자공학과

Byeong-Seok Yi[○], Hyun-Yong Lee[○], Young-Jong Lee^{*}, Hong-Bay Chung[○]

○ Dept. of Electronic Materials Eng., Kwangwoon Univ.,

* Dept. of Electronic Eng., Yeoju Junior College

Abstract

Amorphous $As_{10}Ge_{15}Te_{75}$ device shows the memory switching characteristics under d.c. bias. In bulk material, a- $As_{10}Ge_{15}Te_{75}$'s switching voltage range is above 100 volts. Our purposes in this study are decreasing a switching threshold voltage, finding the properties of d.c., a.c. conduction, and the characteristics of switching threshold voltage for a- $As_{10}Ge_{15}Te_{75}$.

As the results, the d.c. and a.c. conductivities increase with temperature. From the data of conductivity, various electrical and physical properties are obtained experimentally. The switching threshold voltages decrease with increasing annealing temperature and time, but increase with increasing film thickness and distance of electrode for d.c. bias.

1. 서론

1970년대 이후 여러가지 다양한 비정질 칼코게나이드 물질에서 메모리 스위칭 현상이 나타남이 밝혀졌다.^{[1][2][3]} 이러한 비정질 칼코게나이드 물질에서 나타나는 스위칭 현상은 비휘발성 메모리 소자로서 그 효용가치가 부각되어 왔다. 이러한 메모리 스위칭 현상은 소자에 인가되는 스위칭 임계전압이 고저항 상태로부터 안정된 저저항 상태로 유도하게 하는 칼코게나이드 합금의

성질에 의한 것으로 보인다. 특히 Vohra 등은 As-Ge-Te 계의 비정질 칼코게나이드 물질 중에서 벌크상태의 $As_{10}Ge_{15}Te_{75}$ 조성을 갖는 물질에 대한 메모리 스위칭 특성을 보고한 바 있다.^[6] 그는 비정질 $As_{10}Ge_{15}Te_{75}$ 소자의 d.c. bias에 의한 메모리 스위칭 현상은 스위칭 임계전압이 인가되었을 때 고저항 상태인 비정질상으로부터 저저항 상태인 결정질 $As_3Ge_5Te_{95}$ 조성으로 변화한 filamentary path^[4]를 형성함으로써 일어난다고 보고하였다. 또한 이 물질은 마이크로웨이브 영역의 주파수 대역에서 a.c. 전도 특성이 우수하다고 보고된 바 있다.

본 연구에서는 이러한 비정질 $As_{10}Ge_{15}Te_{75}$ 물질을 제작하고 열증착법을 이용하여 박막을 만들어 높은 고전압의 스위칭 임계전압을 감소시켜 보고자 하였으며, 마이크로웨이브 영역의 주파수 대역에서의 특성을 알아보기 전 단계로서, 비정질 $As_{10}Ge_{15}Te_{75}$ 박막의 d.c., a.c. 전도 특성을 관찰함으로써 그 전기적 특성들을 살펴보자 하였다. 또한 박막의 열처리 조건, 즉 열처리 온도와 시간, 그리고 박막의 두께와 d.c. 바이어스를 인가하는 전극간 거리에 따른 d.c. 스위칭 임계전압의 변화를 살펴보자 하였다.

2. 실험

2.1. 시편의 제작

As-Ge-Te 계 물질중에서 유리질 형성이 용이한 $As_{10}Ge_{15}Te_{75}$ 의 조성을 택하여, 비정질상을 얻기 위해 물속에서 금냉시킨 벌크를 제작하였다. 이렇게 제작된 벌크물질은 2.5×10^5 [Torr]의 진공도를 유지한 진공열증착기를 통해 세척된 유리기판위에 증착하여 박막을 형성하였다. 이렇게 만 들어진 박막위에 전극물질로 Ag를 같은 열증착법을 이용하여 전극을 형성하였다. 박막의 두께 범위는 $0.45\sim1.2[\mu m]$ 이고, 전극간 거리는 $1\sim10[mm]$ 의 범위를 갖도록 하였다.

비정질 $As_{10}Ge_{15}Te_{75}$ 벌크의 TG-DTA 분석 결과에서 유리질 천이온도, T_g 는 $140[^\circ C]$ 부근으로 나타났다. 따라서, 박막을 열처리시 상변화를 막기 위해 $140[^\circ C]$ 이하의 온도로 열처리 하였으며 열처리 시간은 30분~5시간의 범위로 하였다.

2.2. 측정

먼저 비정질 $As_{10}Ge_{15}Te_{75}$ 에 대한 d.c.와 a.c. 전도도의 온도 의존성에 대해 실험을 하였다. 이 결과로부터 비정질 $As_{10}Ge_{15}Te_{75}$ 박막의 여러가지 전기적 특성들과 전도기구를 해석하였고, 양쪽 전극에 d.c. 바이어스를 인가하여 메모리 스위칭 특성을 살펴보았으며, 이로부터 각각의 변수들(열처리 조건, 박막 두께, 전극간 거리)에 의한 스위칭 임계전압의 변화를 알아보았다.

3. 결과 및 고찰

그림 1은 각각의 열처리 조건에 대한 온도 상승에 따른 d.c. 전도도($\sigma_{d.c.}$)를 측정한 결과이다. 열처리 온도가 증가할수록, 그리고 측정시의 온도가 증가할수록 d.c. 전도도가 증가함을 알 수 있었다.




Fig.1. The temperature dependence of d.c. conductivities with annealing conditions

다원계 칼코게나이드 유리질 물질의 d.c. 전도도는 식(1)로 주어지는 활성화형 전도식을 따르며, 식(1)과 그림 3으로부터 비정질 $As_{10}Ge_{15}Te_{75}$ 박막의 활성화 에너지를 구할 수 있다. 그 결과를 표 1에 나타내었다.

$$\sigma_{d.c.} = \sigma_0 \exp\left[-\frac{E_{d.c.}}{kT}\right] \quad (1)$$

σ_0 : Minimum metallic conductivity,

k : Boltzmann Const., T : Temperature,

$E_{d.c.}$: Activation Energy

Table 1. The d.c. conductivities, and activation energies, (at Room Temperature)

Annealing Condition (Temp./Time)	Activation Energy [eV]
Untreated	1.177
80[°C]/1[hr.]	0.720
100[°C]/1[hr.]	0.511
120[°C]/1[hr.]	0.338
135[°C]/1[hr.]	0.180

그림 2는 1[Hz]의 주파수에서 각각의 열처리 조건에 대해 온도 상승에 따른 a.c. 전도도($\sigma_{a.c.}$)를 측정한 결과이다. d.c. 전도도와 마찬가지로 열처리 온도가 증가할수록, 그리고 측정시의 온도가 증가할수록 a.c. 전도도는 증가함을 알 수 있다. a.c. 전도도의 온도 의존성이 약한 저온 영역에 대한 a.c. 전도기구는 CBH(Correlated Barrier Hopping) 모델이라는 a.c. 전도 모델을 적용할 수 있으며, 이로부터 결합상태밀도와 특성이 완시간 등의 물리적 특성들을 구할 수 있다. 또한 a.c. 전도도의 온도 의존성이 큰 고온 영역에서는 QMT(Quantum Mechanical Tunneling) 모델을 적용할 수 있으며, 이때에는 캐리어의 평균 호평거리에 관계하는 국제파동함수를 구할 수 있다. 각 모델에 의한 a.c. 전도도의 관계식은 식(2)와 식(3)과 같으며, 1[Hz] 주파수에서 이 모델들을 이용하여 구한 여러가지 특성들을 표 2에 나타내었다.

O CBH model

$$s = 1 - \frac{6kT}{B} \quad (2)$$

$$\sigma_{a.c.1} = \frac{\pi^2 N^2 \kappa}{24} \left[\frac{8e^2}{\kappa B} \right]^6 \frac{\omega^s}{\tau_0^{1-s}} \exp\left[\frac{3k^2 T^2}{B^2} \ln^2(1/\omega\tau_0) \right]$$

$\sigma_{a.c.1}$: 온도 의존성이 적은 a.c. 전도도,

N : 결합상태밀도, κ : 유전상수,

e : 전자전하, B : 이동도캡, ω : 각주파수,

τ_0 : 특성이 완시간

○ QMT model

$$\sigma_{a.c.2} = \frac{\pi^2}{12} \ln(2) N^2(E) \frac{\alpha^5}{16} e^2 k T \omega \ln^4(1/\omega \tau_0) \exp(-E/kT) \quad (3)$$

$\sigma_{a.c.2}$: 온도 의존성이 큰 a.c. 전도도,
 E : Fermi 준위로부터의 에너지 간격,
 $N(E)$: 에너지 E 에서의 국제상태밀도,
 α^{-1} : 국제파동함수




Fig.2. The temperature dependence of a.c. conductivities with annealing conditions

Table 2. The physical properties of $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ thin film (at 1[kHz])

Sample	Spatial density of defect state $N [1/\text{cm}^3]$	Characteristic relaxation time $t_0 [\mu\text{s}]$	Localized wavefunction $\alpha^2 [\text{\AA}^2]$	Energy separation $E [\text{eV}]$
Untreated	1.376×10^{19}	6.990×10^{-8}	60733	1.222
80[°C]/1[hr.]	1.977×10^{18}	1.143×10^{-7}	5833	0.795
100[°C]/1[hr.]	1.107×10^{18}	1.599×10^{-7}	797	0.370
120[°C]/1[hr.]	6.852×10^{17}	2.424×10^{-7}	264	0.149
135[°C]/1[hr.]	6.960×10^{16}	4.588×10^{-7}	188	0.086

여러가지 변수들에 대한 d.c. 스위칭 임계전압의 변화를 살펴본 결과, 열처리 온도와 시간에 대한 변화는 온도와 시간이 올라갈수록 지수함수적으로 감소하는 특성을 볼 수 있었다. 또한 박막의 두께 증가에 대해서는 기울기가 매우 작은 선형적인 증가가 있음을 알 수 있었으며 바이어스를 인가하는 전극간 거리가 증가할수록 스위칭 임계전압은 지수함수적으로 증가한다는

것을 알 수 있었다. 스위칭 임계전압의 열처리 온도 의존성은 아래의 식(4)와 같이 나타낼 수 있다.

$$V_{th} = k \exp[z(T_g - T)] \quad (4)$$

V_{th} : 스위칭 임계전압

k : 각 조건에서 같은 값을 갖는 상수,

z : $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ 물질에 대한 상수

그리고 열처리 시간과 전극간 거리에 따른 스위칭 임계전압의 변화는 다음과 같은 식(5), 식(6)으로 나타낼 수 있다.

$$V_{th} = a \exp(-bt) \quad (5)$$

a, b : 상수, t : 열처리 시간

$$V_{th} = a \exp[b(x - cd)] \quad (6)$$

a, b, c : 상수, x : 전극간 거리, d : 박막두께




Fig.3. Annealing temperature dependence of switching voltage (Thickness: 1[μm], Annealing time: 2[hours], Electrode distance: 3[mm])




Fig.4. Annealing time dependence of switching voltage (Thickness: 1[μm], Annealing temperature: 120[°C], Electrode distance: 1[mm])




Fig.5. Thickness dependence of switching voltage
(Annealing condition: 120[°C]/1[hour],
Electrode distance: 2[mm])




Fig.6. Electrode distance dependence of switching voltage (Thickness: 1[μm], Annealing condition: 120[°C]/2[hours])

그림 3, 그림 4, 그림 5, 그림 6은 각각 열처리 온도, 시간, 박막 두께, 그리고 전극간 거리에 따른 스위칭 임계전압의 변화를 나타낸 결과이다.

4. 결론

비정질 $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ 박막의 d.c., a.c. 전도도는 유리질 천이온도 이하의 온도로 열처리를 할수록 증가하였다. 또한 주변의 온도가 증가할수록 전도도 역시 지수함수적으로 증가하였다. 이 결과로부터 $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ 비정질 박막의 d.c.와 a.c. 전도기구를 해석할 수 있었으며, 여러가지 물리적 특성들을 구하였다.

Ag 전극에 d.c. 바이어스를 인가함으로써 메모리 스위칭 현상을 관측할 수 있었으며, 스위칭 임계전압은 열처리 온도와 시간의 증가와 전극

간 거리의 감소에 지수함수적으로 감소하였고, 박막 두께의 감소에 선형적으로 감소함을 알 수 있었다. 이런 변수들을 제어함으로써 d.c. 메모리 스위칭이 일어나는 스위칭 임계전압을 제어할 수 있으리라 기대된다.

본 연구는 1994년도 한국전력공사 기초전력 공학공동연구소의 연구비 (94-026)의 지원을 받아 수행되었으며 이에 감사드립니다.

참고문헌

- [1] 박창엽, 왕진석, 정홍배, “As-Te-Si-Ge 유리질 반도체의 전기전도에 관한 연구”, 전자공학회지, 제 12 권, 제 2 호, 1975
- [2] 박창엽, 정홍배, “Ge-Si-Te 기억소자의 온도 및 주파수 영향”, 전기학회지, 제 24 권, 제 5 호, 1975
- [3] Akira Hamada, et al., “Energy Gap Discrepancy in Amorphous Semiconductors of As-Te-Ge System”, Japan. J. Appl. Phys., 10, pp.530-532, 1971
- [4] Tatsuhiko Matsushita, et al. “Filamentary Paths Formed on Surfaces of the chalcogenide Glasses”, Japan. J. Appl. Phys., Vol.11, No.7, 1972
- [5] Tatsuhiko Matsushita, “Switching Phenomena Observed on Ge-Se-In System”, Japan. J. Appl. Phys., 11, pp.422, 1972
- [6] A.Vohra, K.K.Srivastava, “Microwave Switching and AC Conductivity of Memory Glass $\text{As}_{10}\text{Ge}_{15}\text{Te}_{75}$ ”, Phys. Stat. Sol. (a), 121, pp341-348, 1990
- [7] 정홍배, 이현용, 천석표, 이영종, “비정질 As-Ge-Te 박막의 물리적 성질 및 스위칭 특성”, 대한전기학회 논문지, Vol.44, No.7, pp.901-907, 1995