

A 24

금속박막층을 이용한 비정질 실리콘 박막의 저온결정화 (Low Temperature Crystallization of Amorphous Si Films Using Metal Films)

서울대학교 금속공학과 : 이석운, 주승기

능동영역 액정표시소자(Active Matrix Liquid Crystal Displays)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 기존의 비정질 실리콘(a-Si) 박막 트랜지스터를 대체하게 되었다. 다결정 실리콘 박막의 형성방법은 저온에서 비정질 실리콘 박막을 증착하고 이를 로에서 열처리하여 결정화시키는 고상 결정화법(Solid Phase Crystallization)이 주로 사용되어 왔는데, 이때 열처리 온도는 600°C 정도이며 매우 장시간을 필요로 하게된다. 따라서 poly-Si TFT를 제작할 때에는 공정온도가 높아서 유리를 기판으로 사용 할 수 없다는 것이 큰 문제점이다.

본 연구에서는 비정질 실리콘 박막의 결정화 온도를 500°C 이하로 낮추어 유리를 기판으로 사용할 수 있도록 하였으며, 우수한 소자성능을 얻을 수 있도록 큰 결정립을 갖는 다결정실리콘 박막을 형성하는 것을 목표로 하였다. 이를 위해서 비정질 실리콘 박막의 일부에만 팔라디움 금속 층을 형성하고 열처리하므로써 결정립을 형성시키고, 이를 씨앗(seed)으로 해서 금속층이 없는 측면으로의 결정성장(Lateral Crystallization)을 유도하려고 시도하였다. 이때 측면으로의 결정성장이 일어날 때에는 더 이상의 핵생성 없이 결정 성장만을 일으키므로써 큰 결정립 크기를 얻을 수 있게하였다. 또한 소자가 제작되지 않는 부분에만 금속층을 형성하므로써 실리콘 박막내로의 금속불순을 유입을 배제할 수 있었다. 팔라디움 층의 두께에 따른 변화, 팔라디움과 실리콘 계면에서의 반응등에 관하여 연구하였으며, 이러한 공정을 저온 poly-Si TFT 제조 공정에 응용하였다.

사각형 모양으로 Pd이 패턴된 경우에는 그림 1에서 보듯이 500°C에서 5시간 열처리한 경우에 Pd이 있는 가장자리부터 Pd이 없는 안쪽으로 결정성장이 일어나는 것을 볼 수 있다. 이러한 측면 결정성장은 10시간이 지나면 거의 모두 완료되었다. 이때 사각형의 크기는 $120 \times 120 \mu\text{m}^2$ 이다.




그림 1 Nomarski 광학 현미경사진. 시편은 500°C에서 5시간 열처리하였다.