

반도체 습식 공정에서의 미세 오염 제어  
( Microcontamination Control in Semiconductor Wet Processing )

한양대학교 금속재료공학과

박 진구

초록

균일한 전기적 특성과 높은 신뢰도를 갖는 반도체 소자의 제조를 위해서 실리콘 기판의 청정도는 반도체 소자의 고집적화와 함께 그 중요성이 증가되고 있다. 세정 공정의 선택이 기판 표면의 전기 전도도 [1], 산화후 산화막의 전기적 성질 [2], 산화시의 산화막 성장 Kinetics [3] 과 같은 반도체 소자의 특성을 좌우하는 요인들이 결정되기 때문에 세정공정에 대한 관심과 더불어 이에대한 개발과 이해가 최근 가속화 되고 있다.

일반적으로 반도체 공정에서 세정의 목적은 파티클 (Particles), 유기물 (Organic residues), 전이 금속과 알칼리 금속을 기판 표면으로부터 제거하는 것이다. 이를 위해 현재 반도체 제조공정에 사용되는 방법은 전식과 습식 공정으로 나눌 수 있는데 습식 공정은 아직도 전식에 비해 오염물 제거율이 현저하게 높아 1970년대 미국 RCA Lab의 Kern [4]에 의해 개발된 이후 기본 구성 약품들의 변화없이 현재까지 반도체 공정에 널리 사용되고 있다.

습식 과정에서 표면 세정은 주로 실리콘 기판을 세정액에 담그거나 세정액을 기판 위에 분사시킴으로서 이루어 진다. Photoresister와 유기오염물의 제거를 위해서는 피라나 (piranha) 용액 ( $H_2O_2 + H_2S_04$ ) 을 사용하며 무기 파티클(inorganic particle)의 제거에는 알칼리 용액 ( $NH_4OH + H_2O_2 + H_2O$ , Choline)들이, 그리고 금속 불순물의 제거를 위해서는 산성 ( $HCl + H_2O_2 + H_2O$ ) 세정액이 널리 사용되고 있다. 희석한 HF 용액은 또한 산화막을 에칭 (Etching) 하는데 사용된다.

어느 세정화학액을 마지막 습식 공정에 사용하느냐에 따라 기판 표면의 불순물 정도와 Wettability가 변화하여 [5] 기판과 소자의 전기적 성질, 신뢰도 더 나아가 수율에 까지 영향을 미치기도 한다. 습식 세정에서 마지막 공정은 항상 초순수 (Ultra High Purity DI Water) 린스와 기판의 건조로 마쳐진다. 현재 산업체에서는 Spin Dryer와 IPA (Isopropyl Alcohol) Vapor Dryer가 사용되고 있는데, 습식 세정 후 건조 방법의 선택 또한 청정된 기판에 영향을 미친다 [6].

이 논문에서 습식 공정에 사용되는 세정액의 특성과 역할 [5], 세정 공정중 Particle의 부착 기구 (Mechanisms), 그리고 건조 방식이 최종 기판표면과 반도체 소자에 미치는 영향에 [6] 대하여 고찰하고자 한다.

참고 문헌

- 1] M. M. Atalla, E. Tannenbaum and E. J. Scheibner, The Bell System Technical Journal, 38(3), 749 (1959).
- 2] S. Raider, R. Flitsch and M. Palmer, J. Electrochem. Soc., 112(3), 413 (1975).
- 3] G. Gould and E. A. Irene, J. Electrochem. Soc., 134(4), 1031 (1987).
- 4] W. Kern, J. Electorchem. Soc., 137(6), 1887 (1990).
- 5] J. G. Park and S. Raghavan, J. Adhesion Sci. Tech., 7(3), 179 (1993).
- 6] J. G. Park, "Effects of Drying Methods and Wettability of Silicon on the Formation of Water Marks During Semiconductor Process," to be Published in The Electrochemical Society Annual Conference Proceeding, San Francisco, CA, May 22-27, 1994.