

Polycide구조에서 SITOX 방법을 이용한 Ti-silicide의 고온 안정성 개선

(Improvement of high temperature stability of Ti-silicide by SITOX method)

한양대학교 재료공학과 김호석, 최진석, 황유상, 백수현
삼성 전자 반도체 연구소 정재경, 김영남, 심태언, 이종길

I. 서론

반도체 소자가 초고집적화 됨에 따라 그 동안 배선재료로 사용해 오던 poly-Si과 WSi_2 등은 비저항값에 있어 그 한계를 드러냄에 따라 새로운 배선재료로 낮은 비저항값 ($13\text{-}16\mu\Omega\text{-cm}$)을 갖은 Ti-silicide에 관한 연구가 활발히 진행 중이다.

실제로 Ti-silicide를 Polycide(silicide/poly-Si) 구조에 적용시킬때, 900°C 이상의 후속 열처리시에 발생하는 Ti-silicide의 고온 불안정(1,2)은 개선되어야 할 문제점으로 지적되고 있다.

따라서 본 연구에서는 SITOX(silicidation through oxide) 방식을 응용하여 Polycide 구조의 하부층으로 poly-Si 대신 amorphous-Si을 사용하여 Ti-silicide의 고온 불안정성을 개선하고자 한다.


II. 실험방법

P-type(100), Si기판을 준비하여 열적산화법에 의하여 100nm 두께의 산화막을 형성하였다. SITOX방법을 이용한 Ti-silicide 형성공정시, LPCVD방법으로 poly-Si(기판온도: 625°C)과 amorphous-Si(기판온도: 540°C)을 각각 250nm 두께로 증착한 후, 800°C 30분동안 열적산화법으로 얇은 산화막을 형성시켰으며, 그 위에 스퍼터링 방법으로 50nm의 Ti을 증착한 후 RTA처리하여 안정한 TiSi_2 를 형성하였다. 그 후에 850°C , 900°C , 950°C , 1000°C 의 온도에서 질소분위기로 후속 열처리하였다. 그리고 4-point probe, SEM, TEM, XPS방법 등을 이용하여 Ti-silicide의 고온 불안정성을 조사하였다.


III. 결과및 고찰

SITOX 방법으로, poly-Si과 amorphous-Si 위에 산화막층을 형성한 후, TiSi_2 를 형성시킨 시편의 후속 열처리 후의 면저항값을 살펴볼때 poly-Si의 경우에는 950°C 에서 $3.7\Omega/\square$ 의 값을, 1000°C 에서는 $133\Omega/\square$ 인데 비해, amorphous-Si인 경우는 1000°C 에서도

14Ω/□ 정도의 매우 낮은 면저항값을 나타내었다. 이런 하부층 종류에 따른 면저항값의 차이점은 poly-Si와 amorphous-Si 위에 산화막층을 형성한 후에 관찰한 SEM사진에서 명백히 설명할 수 있다. 즉 poly-Si은 증착되는 동안 결정면들로 둘러싸여 있기 때문에 grain은 횡적 방향보다는 종적방향으로 성장(예: LPCVD [111]방향)되어 columnar조직이 되기 쉽다. 반면에 amorphous-Si의 경우 이러한 결정면의 영향이 없기 때문에 amorphous-Si이 poly-Si 보다 훨씬 smooth하다. (3.4) 그러므로 amorphous-Si위에서 SITOX한 경우에는 자연산화물의 불균일함에 기인하는 실리콘의 선택 반응 지점을 상당히 제거할 수 있다고 생각되며, 그런고로 poly-Si위에서 보다 형성된 TiSi₂가 훨씬 안정한 계면을 갖게 된다고 생각할 수 있다.



(a) poly-Si



(b) amorphous-Si

IV. 결론

1. Poly-Si 기판 위에서 SITOX한 경우, 면저항값은 950°C에서 3.7Ω/□, 1000°C에서 133Ω/□이었다.
2. Amorphous-Si 기판 위에서 SITOX한 경우, 950°C에서 2.6Ω/□, 1000°C에서도 14Ω/□ 정도의 낮은 면저항값을 가지므로 poly-Si 기판 보다 훨씬 Ti-silicide의 고온 불안정성이 개선되었다.
3. Amorphous-Si 위에서는 poly-Si 보다 Ti-silicide의 고온 불안정성이 개선되는 이유는 amorphous-Si이 훨씬 더 실리콘의 선택 반응 지점을 제거할 수 있기 때문이다.

참고문헌

1. C. Y. Ting, F. M. d'Heurle, S. S. Iyer and P. M. Fryer
J. Electrochem. Soc. 133, 2621 (1986)
2. K. Shenai, J. Mater. Res., vol. 6, no. 7, 1502 (1991)
3. G. Harbeke, L. Krausbauer, E. F. Steigmeier, A. E. Widmer and H. F. Kappert
Appl. Phys. Lett. 42(3), 249 (1983)
4. F. S. Becker, H. Oppolzer, I. Weitzel, H. Eicher Muller and H. Schsber
J. Appl. Phys. 56(4), 1233 (1984)