

새로운 $\text{NH}_3\text{-O}_2$ 산화 방법(II)-소자의 전기적 특성.

정 성안*, 박 선우**, 김 철주*

*서울시립대학교 전자공학과, **현대전자 반도체연구소

New NH₃-O₂ Oxidation method (II)-For the Electrical properties of Device.

Seong-An Jeong*, Sun-Woo Park**, Chul-Ju Kim*

*Dept of Electronics, Seoul City Univ. **Hyundai Electro. Ind. Co.

Abstract.

A new $\text{NH}_3\text{-O}_2$ oxidation method was estimated by the electrical properties of the fabricated n-MOS transistor. For the C-V characteristic curves the Q_{ox} are almost equal to Q_{ss} and no hysteresis phenomena are observed. The $I_d\text{-}V_{ds}$ characteristics show that $\text{NH}_3\text{-O}_2$ oxidation method is superior to Dry oxidation.

1. 서론.

현재 MOS소자제작에서 사용되는 산화막의 성장방법은 다양하게 연구되어 왔다. 여기에는 O_2 와 H_2 의 혼합에 의한 방법, HCl 을 이용한 방법(1), TCE(trichloroethylene)을 사용한 방법(2-3) 그리고 O_2 에 의한 열산화등이 포함되어 있다. 또한 최근에는 금속 열처리 시스템에 의하여 산화막을 성장시키는 방법이 도입되어 양질의 산화막이 생산되고 있다.

본 논문에서는, 본 연구에서 제안한 새로운 산화방법과 일련의 $\text{NH}_3\text{-O}_2$ 산화에 의해 성장된 산화막을 이용하여 MOS 트랜지스터를 제작하고 그의 전기적 특성을 평가하였다.

2. MOS 트랜지스터의 제작방법.

본 실험에서 제작한 MOS 트랜지스터의 제작공정을 단면도로 그림 1에 보였다. 사용된 기판은 B-doped P-type : (100) 0.7-1.3Ωcm 이다. Dry 산화를 비교하기 위해 막의 두께를 1000Å으로 균일하도록 성장시키고 같은

공정에서 MOS 다이오드 및 n-MOS 트랜지스터를 제작하였다. Poly Si gate Selfalign n-MOS 트랜지스터의 제작공정은 다음과 같다.

1) SiO_2 /Si 구조위에 금속 열처리시스템 가열방식에 의하여 CVD poly-Si을 630°C에서 5000Å를 증착한다. SiH_4 가스의 유량은 30cc/min, N_2 캐리어 가스는 21/min이며 증착시간은 10분간이다.

2) Negative 패지스트를 사용한 첫번째 사진식각 공정에서 poly-Si를 제거한다. 공정에 사용된 장치는 Plasma에칭시스템이며, feed gas는 $\text{CF}_4 + \text{O}_2$ 가스이고, 0.1 torr Pressure, Power는 50W로 하였다.

3) Positive 패지스트를 사용한 두번째 사진식각 공정에서는 drain과 source 그리고 gate 영역을 만들기 위하여 $\text{NF}_3\text{-HF-DI Water}$ 계의 rapid에칭으로 wet에칭을 한다.

4) 확산원인 CVD-PSG와 passivation막인 SiO_2 를 각각 5000Å, 5000Å 증착한다. PSG는 N_2 가스를 31/min, PH_3 가스를 20cc/min, O_2 가스를 100cc/min, SiH_4 가스를 20cc/min의 유량으로 540 °C의 조건에서 1분간 증착한다. SiO_2 는 PSG 조건에서 SiH_4 가스만을 제외시킨 상태에서 계속하여 1분간 증착한다.

5) Diffusion은 N_2 21/min으로 1100 °C에서 15분간

새로운 $\text{NH}_3\text{-O}_2$ 산화방법(II) - 소자의 전기적 특성

열처리하여 접합깊이를 $0.8 \mu\text{m}$ 로 하였다. n형 확산층의 저항률은 $9.9 \times 10^8 \Omega\text{-cm}^2$ 이며, 표면농도는 $3.5 \times 10^{19} \text{ cm}^{-3}$ 이다.

6) Positive 테이스트를 사용한 세번째 사진식각 공정에서 Contact window를 rapid 에칭액으로 식각한다.

7) 알루미늄을 $1 \mu\text{m}$ 증착하고 negative 테이스트를 사용한 네번째 사진식각공정에서 알루미늄을 가공한다.

알루미늄 에칭은 $\text{H}_3\text{PO}_4 : \text{HNO}_3 : \text{CH}_3\text{COOH} : \text{H}_2\text{O} = 16:1:1:2$ 인 알루미늄 에칭액을 $44\text{-}49^\circ\text{C}$ 로 가열하여 3분간 식각하였다.

8) 웨이퍼의 뒷면을 carbon Random #1500으로 연마한 후 알루미늄을 증착시킨다. 완성된 시료를 450°C 에서 H_2 (10%) + N_2 (90%) 분위기속에 30분간 어닐링 한다.

제작공정이 끝난 시료에 대하여 C-V특성, 정특성, 부하 특성 및 이동도 측정을 한다.




그림1. MOS Process.

3. 실험 결과 및 검토.

3-1. C-V특성.

그림2에 Dry 산화 및 $\text{NH}_3\text{-O}_2$ 산화 방법으로 성장된 SiO_2 로 MOS 다이오드를 제작한 후, 이 MOS 다이오드의 C-V특성은 실험치와 이론치로 비교하여 나타내었다.

그림2(a)는 Dry O_2 산화방법에 의하여 구하여진 C-V특성곡선이며 (b)는 $\text{NH}_3\text{-O}_2$ 산화방법에서 구하여진 것이다. 실험조건은 SiO_2 막의 두께를 1000\AA , Al금속전극의 크기를 직경 0.6mm 로 하였다.

그림2의 V_{fb} 의 값에서, $\text{NH}_3\text{-O}_2$ 산화방법 쪽이 Dry 산화방법보다 큰것은 산화속도가 매우크므로 나타나는 현상이다.




그림2. MOS Capacitor의 C-V특성.
(a) Dry 산화방법 (b) $\text{NH}_3\text{-O}_2$ 산화방법.

3-2. 정특성 및 부하특성.

그림3에 n-MOS 트랜지스터의 정특성을 $\text{NH}_3\text{-O}_2$ 산화와 Dry 산화로 구분하여 보았다. 측정장치는 반도체 파라미터 분석기(HP-4145B)를 사용하였으며, 게이트의 $W/L = 210 \mu\text{m}/18 \mu\text{m}$ 로 하였다.

그림3(a)는 $\text{NH}_3\text{-O}_2$ 산화막의 경우이며, 그림3(b)는 Dry 산화의 경우로서 V_{ds} 에 대한 I_d 의 값이 $\text{NH}_3\text{-O}_2$ 산화일때가 더 우수함을 알 수 있다. 또한 V_g 의 변화에 따른 동작점의 I_d 값도 높게 나와있다.

3-1절의 C-V특성곡선에서 Q_{ss} 의 값이 $\text{NH}_3\text{-O}_2$ 산화가 Dry O_2 산화에 비하여 크게 나타났으나, 제2절의 8)에서 논한 것처럼 H_2 어닐링에 의하여 SiO_2 -Si의 경계면상태가 회복됨이 정특성 곡선에서 실증되었다.

근래 VLSI에 사용되고 있는 Dry 산화방법을 $\text{NH}_3\text{-O}_2$ 산화방법으로 대체하여도 관계없이 정도로 우수한 산화막의 특성을 보이고 있다.




그림3. n-MOS 트랜지스터의 정특성.
(a) $\text{NH}_3 + \text{O}_2$ 산화 (b) Dry 산화방법.

그림4에 $\text{NH}_3 + \text{O}_2$ 산화와 Dry 산화로 구분하여 부하특성을 보았다. 그림4(a)에 보인것이 $\text{NH}_3 + \text{O}_2$ 산화의 경우로서 +로 표시된 양단의 기울기로 V_{ds} 값을 구하면 1.32V가 도출된다. 이값은 그림4(b)에 보인 Dry 산화방법의 값 1.59V에 비하면 0.27V정도로 작은값이다. 기울기와, 기울기로 계산된 V_{ds} 가 0V일때의 I_d 값인 Y intercept도 큰 차가 있음을 알 수 있다. 부하특성은 미세전류 값에서 $\text{NH}_3 + \text{O}_2$ 산화가 Dry 산화에 비하여 우수함이 입증된다.




그림4. n-MOS 트랜지스터의 부하특성.
(a) $\text{NH}_3 + \text{O}_2$ 산화 (b) Dry 산화방법.

3-3. 채널 실효 이동도.

그림5는 $\text{NH}_3 + \text{O}_2$ 산화(a), Dry 산화(b)일 때의 채널실효 이동도를 보인 것이다. 채널실효 이동도는

$$\mu f_e = \frac{gm}{Cox \cdot W/L \cdot V_{ds}}$$

$$I_{ds} = g_m \cdot V_{gs}$$

여기서 $g_m = \frac{dI_{ds}}{dV_{gs}}$

으로 정의되며 $V_{ds} = 40\text{mV}$ 로 고정하고 V_{gs} 의 변화에 따른 이동도를 구하였다.

그림5(a)와 (b)를 비교하여 보면 게이트 전압 V_g 의 값이 $\text{NH}_3 + \text{O}_2$ 산화일 때가 작은값으로 나와있으며 채널실효




그림5. 채널실효 이동도.
(a) $\text{NH}_3 + \text{O}_2$ 산화 (b) Dry 산화방법.

이동도의 최대값 μf_{emax} 의 값은 $450\text{cm}^2/\text{v.s}$ 로 어느 방식에서나 같은 값을 나타내고 있다. 채널실효 이동도에 미치는 영향도 Dry 산화에 비하여 $\text{NH}_3 + \text{O}_2$ 산화가 유리함을 알 수 있다.

4. 결론.

$\text{NH}_3 + \text{O}_2$ 산화 방식으로 성장시킨 산화막에 대한 전기적인 특성평가를 하기위하여 n-MOS 트랜지스터를 제작하여 Dry 산화 방식과 비교하였다. C-V 특성에서 $\text{NH}_3 + \text{O}_2$ 산화방법이 Dry 산화방법에 비하여 산화속도에 의해 Q_{ss} 값이 많아지지만 H_2 어닐링 예의해 용이하게 회복될 수 있다.

정특성과 부하특성에서는 큰 전류값을 얻었으며 $\text{NH}_3 + \text{O}_2$ 산화 방식에의한 소자쪽의 문턱 전압이 0.27V정도 개선되었다. 채널실효 이동도의 최대값은 $450\text{cm}^2/\text{v.s}$ 였으며 Dry 산화에 비하여 우수함을 보였다. 실험결과에서 $\text{NH}_3 + \text{O}_2$ 산화방식은 기존의 Dry 산화에 비하여 우수함을 입증하였다.

* 참고 문헌 *

1. Bruce Deal, "Thermal Oxidation Kinetics of Silicon in Pyrogenic H₂O and 5% HCl/H₂O Mixtures", J.electrochem.Soc., 125, 4, pp.576-579 (1978)
2. D.N. Chen and Y.C. Cheng, "A Novel Method for Growing Thin Gate Oxide", J.electrochem.Soc., 132, 10, pp.2510-2512. (1985)
3. B.Y. Liu and Y.C. Cheng, "Growth and characterization of Thin Gate Oxides by Dual TCE Process", J.electrochem.Soc., 131, 3, pp.683-686 (1984)