


ITO etching 을 쉽게 하기 위해서 positive PR 인 AZ 1350 을 사용 하였다. 왜냐하면 positive PR 은 적은 (75 - 85도 C, 에서 prebake 하고 95도 이하에서 postbake 를 하면 나중에 ITO 를 etch 하고 난 뒤 PR 을 Acetone 에 담궜서 쉽게 제거할 수 있었다. Negative PR 을 사용하는 경우에는 PR 을 제거할 때 ITO 박막도 같이 없어지기 때문이다. Etchant 는 $HCl : H_2O = 1 : 20$ 의 용액에 Zn powder 를 묻혀서 D. I 용액에서 철저히 씻으므로서 비교적 쉽게 etch 된다. 그러나 1000 Å 내외의 얇은 막인 경우에는 $HCl : H_2O = 1 : 10$ 인 용액에서 수초간만 etch 되었다. ITO metal cleaning 한 다음 positive layer 로서 SiO_2 를 sputtering 하였다.

Vacuum : 4×10^{-5} Torr Ar pressure : 10 m Torr
 Forward power : 0.2 kw Reflect power : 5 w
 SiO_2 thickness : 2,000 Å




Contact photolithography 한 다음 Contact 구멍을 뚫기 위해서 BOE 용액에 수분 동안 넣어 SiO_2 층을 제거했다.


그 다음 진공도가 2×10^{-6} Torr 상태에서 Al 을 9000 Å 증착하고, Al etch 한 다음에 Ohmic Contact 을 증착하고 더 좋은 접착을 위해서 450도 H_2 분위기에서 20분 간 alloy 하였다. 끝으로 sputter 된 SiO_2 는 Oxidation 시킨 SiO_2 보다 25% 정도 빠르게 etch 된다는 것을 알았다.

3. 제작된 소자의 구조와 pattern



제작한 素子の 단면도





1, 2, 3, 50 μ A 5 V

4, 5, 6, 100 μ A 5 V 도

각각 3 가지 pattern A, B, C, 에 대해서 I - V curve tracer 로 측정했다. 그 결과 각 Pattern 의

저항값으로 약 75 K Ω 을 얻을 수 있었다.

5. 결과 : new material인 ITO (In_3SnO_2) 를 이용함으로써

- 1, Higher available sheet resistance
- 2, Lower ICR
- 3, ± 1 % 까지 조정할 수 있는 크기의
- 4, Lower parasitic capacitance
- 5, Higher voltage Operation

(50 volt 까지 파괴되지 않는 장점)

은 물론이고 IC Hybrid 및 Microwave 용 소자 또는 박막 저항체 chip 을 제작할 수 있다. 그러나 cost 가 비싸다는 것이 걸림이다. 하지만 이 문제는 증착 기술이 발달함에 따라서 해결될 것이다.

6. 참고 문헌

- (1) A. Y. Kuznetsov " Semiconducting tin oxide " Soviet physics - solid state 2. 30 - 36 (1960)
- (2) A. BJÖRTEBERG, I. HAMBERG & C. G. GRANQVIST " TRANSPARENT & HEAT REFLECTING INDIUM TIN OXIDE FILMS PREPARED BY REACTIVE ELECTRON BEAM EVAPORATION " THIN SOLID FILMS, 90 (1982) 323 - 326
- (3) L. I. Maissel & R. Ciang Handbook of thin film Technology. chap. 7 - 1 McGraw Hill Book Co, New York (1970)
- (4) fundamentals of Intergrated Circuit Design 5 - 2 Diffused Resistors 107 - 113 Parasitic Effects in Intergrated Circuit