여러 탄화조건에 따라 성장된 단결정 3C-SiC 박막의 특성

심재철¹, 정귀상^{1,a}

¹ 울산대학교 전기전자정보시스템공학부

Properties of Single Crystalline 3C-SiC Thin Films Grown with Several Carbonization Conditions

Jae-Cheol Shim¹ and Gwi-Sang Chung^{1,a}

¹ School of Electrical Engineering, Ulsan University, Ulsan 680-749, Korea

(Received July 15, 2010; Revised October 15, 2010; Accepted October 22, 2010)

Abstract: This paper describes the crystallinity, growth rate, and surface morphology of single crystalline 3C-SiC (cubic silicon carbide) thin films grown with several carbonization conditions such as temperature, C_3H_8 flow rate, time. In case of carbonization, an increase in the carbonization temperature caused a increase in the size and numbers of unsealed void (big black spot) which decrease the crystallinity. In addition, optimal C_3H_8 flow rate made carbonization layer form well and prevented the formation of voids. Also, after a period of time, the growth of carbonization layer did not increase no more. The single crystalline 3C-SiC thin films on optimal carbonized Si substrate showed an improvement on the crystallinity, the growth rate, the roughness, and the carrier concentration.

Keywords: Single crystalline 3C-SiC, Carbonization, Void.

1. 서 론

실리콘 카바이드 (SiC)는 우수한 물성적 특성을 갖고 있기 때문에 Si를 대신하여 여러 분야에 적용이 가능한 물질이다. 이중에서 3C-SiC는 높은 전자 이동도 ($1000 \text{ cm}^2/\text{V}\cdot\text{s}$), 높은 열전도도 ($4.9 \text{ W}/\text{cm}\cdot\text{K}$), 높은 포화 이동 속도 ($2.5 \times 10^7 \text{ cm/s}$), 높은 절연파괴 전계강도 ($2.2 \text{ MV}/\text{cm}$) 그리고 넓은 에너지 밴드갭 (2.2 eV) 등의 우수한 전기적 특성이외에도 기계적, 화학적 안정도가 높아 극한 환경에서도 적용이 가능하다 [1,2]. 또한, Si기반의 micro electro mechanical system (MEMS) 공정을 적용할 수 있고, 다른 SiC에 비해 대면화가 가능하기 때문에 저렴하게 소자를 제작할 수 있다. 따라서, 이러한 특성들을 가진 3C-SiC

는 고온, 고전압, 고주파수를 가진 소자에 적용이 가능한 반도체이다.

최근에 Si 기판 위에서 이중성장되는 단결정 3C-SiC는 chemical vapor deposition (CVD) 또는 molecular beam epitaxy (MBE)에서 화학적으로 안정적인 단일 전구체인 hexamethyldisilane (HMDS: $\text{Si}_2(\text{CH}_3)_6$), TES ($\text{Si}(\text{C}_2\text{H}_5)_4$) 등을 사용하여 고온에서 이루어진다 [3,4]. 그러나, 고온에서 이중성장을 할 경우, SiC와 Si사이의 결정격자 부정합 ($\sim 20\%$)과 열팽창계수차이 ($\sim 8\%$)에 의해서 표면 거칠기, 결정 결함 등이 변화한다 [5]. 따라서, 이를 개선하기 위해 Nishino 등이 버퍼층인 탄화막을 통해 개선하는 방식을 소개 이후로 탄화온도, 공정압력, 가스의 종류 등의 다양한 조건 아래에서 많은 실험이 이루어지고 있다. 그럼에도 불구하고, 소자의 신뢰성에 영향을 미치는 면결함 (basal plane defect), 전위 (dislocation) 그

a. Corresponding author: gschung@ulsan.ac.kr

리고 적층결함 (stacking fault) 등이 여전히 존재하여 이들을 줄이기 위한 연구가 진행되고 있다 [6,7].

본 연구에서는 이중성장시 생성되는 결함을 개선하기 위해 탄화막을 프로판의 유량, 탄화온도, 탄화시간에 따라 형성한 뒤 성장된 단결정 3C-SiC 박막의 특성을 분석 및 평가하였다.

2. 실험 방법

3C-SiC 박막은 APCVD를 통해 p-type Si (100) 기판위에 성장했다. 반응관에 장치하기 전 불산(HF)으로 자연 산화막을 제거한 후 이온이 없는 물에 세척을 하였다. 캐리어가스 (16% H_2 in Ar)의 유속을 안정화시키기 위해 충분히 상온에서 흘려준 후 탄화공정을 수행하였다. 탄화공정에 사용된 탄소가스는 C_3H_8 (5% in H_2)이고 이때의 캐리어가스 유량은 일정하게 6 slm을 유지시켰다. 탄화공정은 C_3H_8 유량 (20~60 sccm), 탄화온도 (1120~1280°C) 그리고 탄화시간 (4~20 min)을 달리하여 박막의 상태를 분석하였다. 탄화 후 박막의 성장은 HMDS (1.25 sccm)와 C_3H_8 (4 sccm)을 주입하고 1280°C의 성장온도에서 1 시간동안 성장시켰다.

본 연구에서 성장된 단결정 3C-SiC 박막의 결정성과 결합구조는 X-ray diffraction (XRD), FT-IR (fourier transform-infrared spectrometers)으로 측정되었으며, 표면의 거칠기와 SiC와 Si 계면간의 결합은 atomic force microscope (AFM), scanning electron microscopy (SEM)으로 각각 분석하였다. 추가적으로 캐리어 농도는 Hall 장치로 측정하였다.

3. 결과 및 고찰

그림 1은 각각의 탄화온도에서 탄화공정을 거친 Si 기판의 측면 및 표면 SEM 이미지들을 나타낸 것이다. 탄화막은 열에 의해 Si 기판으로부터 외확산되어 나온 Si 원자와 C_3H_8 으로부터 열분해된 C 원자의 결합반응에 의해 기판의 표면에서 생성된다. 따라서, 고온의 Si 기판에서 빠져나간 Si 원자에 의한 구멍이 형성되게 되는데 이를 보이드라고 한다 [8]. SEM 이미지들을 통해 각각 Si 기판 아래에 보이드와 표면의 큰 검은 점들 (탄화막에 의해 덮이지 않은 보이드)이 관측되었다. 그리고, 온도가 증가함에 따라 표면의 검은

Fig. 1. Cross-section and surface SEM images of carbonized Si substrates with several carbonization temperatures; (a) cross-section, (b) surface at 1120°C, (c) cross-section, (d) surface at 1200°C, (e) cross-section and (f) surface at 1280°C.

은 점들이 크고 뚜렷해졌으며 1120°C에서는 ~20 nm의 크기를 가진 보이드였으나, 1200°C 이상에서는 150 nm 정도의 보이드가 관측되었다. 동일한 C_3H_8 유량에서 탄화온도의 증가는 Si 원자의 증가를 초래하게 되어 C 원자의 농도를 상대적으로 낮추게 된다. 이러한 경향은 Si 원자가 생성되는 보이드에서 두드러지게 된다. 따라서, 보이드를 탄화막을 통해 완벽히 덮이지 못하게 되어 지속적인 Si 외확산에 의해 덮이지 않은 보이드의 수와 보이드의 크기가 점차적으로 증가된 것이다 [9].

그림 2는 1120, 1200 그리고 1280°C에서 탄화공정을 거친 Si 기판의 FT-IR 스펙트럼들을 나타낸 것이다. 다결정 3C-SiC인 탄화막의 Si-C 결합 피크는 792 cm^{-1} 영역에서 나타나고, 600 cm^{-1} 과 1100 cm^{-1} 영역에서 나타나는 것은 각각 Si 기판에 의해 나타난 피크, Si-O 결합 피크이다 [6,10]. 본 연구에서도 1120°C에서부터 비슷한 지점에서 피크가 나타났기 때문에 Si 기판 위에 탄화막이 형성되었음을 확인하였고, 탄화온도가 증가함에 따라 점차적으로 폭은 좁고 크기는 강한 피크가 나타났다. 이는 온도가 증가함에 따라 다결정 3C-SiC인 탄화막의 결합 특성이 강해지

Fig. 2. FT-IR spectrum of carbonized Si substrates with several carbonization temperatures.

Fig. 3. XRD of 3C-SiC thin films grown on carbonized Si substrate with several carbonization temperatures.

Fig. 4. Thickness of 3C-SiC thin films grown on carbonized Si substrate with several carbonization temperatures.

는 것으로 의미한다.

그림 3은 각각의 탄화온도에서 탄화된 Si 기판 위에 동일한 시간 (1 hr) 동안 성장한 3C-SiC 박막의 XRD이고, 그림 4는 두께를 나타낸 것이다. 그림 1의

Fig. 5. Surface SEM images of carbonized Si substrate with several C3H8 flow rates: (a) 20 sccm, (b) 40 sccm and (c) 60 sccm.

SEM 이미지들과 같이 탄화온도의 증가에 따라 증가된 완전히 덮이지 않은 보이드들에 의해 성장한

3C-SiC 박막의 결정성은 감소되었다. 그러나, 성장률은 이와는 반대로 증가되었다. 이는 온도가 증가될수록 완전히 덮이지 않은 보이드 때문에 수평적(2차원 성장)보다는 수직적 성장(3차원 성장)이 우세하게 작용했기 때문이다 [8].

그림 5는 C₃H₈ 유량에 따라 탄화공정을 거친 Si 기판의 표면 SEM 이미지들을 나타낸 것이다. C₃H₈ 유량이 20, 60 sccm의 그림 5(a)와 (c)에 비해 40 sccm인 그림 5(b)에서 덮이지 않은 보이드의 수가 감소함을 확인하였다. 탄화막이 고르게 형성된 부분에서는 SiC 성장을 하기 위한 핵 (nucleation)이 많이 생성된다. 그러나, 낮은 농도인 그림 5(a)의 경우, Si 기판에서 Si 외확산에 의해 생성된 Si 원자와 결합하여 탄화막을 형성할 C 원자의 양이 적기 때문에 덮이지 않은 보이드 영역이 상대적으로 많이 존재한다. 따라서, 수직적 성장이 우세하게 발생되어 그림 4(b)와는 다르게 덮이지 않은 보이드의 수가 많은 것이다. 그리고, 그림 4(c)의 경우, 적정 농도 이상의 초과된 C 원자들은 Si-C결합을 이루지 않고 graphite와 같은 C-C 결합을 이루어 탄화막형성과 결정성에 영향을 주게 된 것으로 사료된다 [3].

그림 6는 C₃H₈ 유량에 따라서 얇게 성장된 박막의 AFM 이미지들을 나타낸 것이다. 평탄도가 ~15 nm 이하인 그림 6(a)와 (c)에 비해 그림 6(b)에서는 36.9 nm로 상대적으로 거친 표면이 나타났지만, 3 hr 성장 후 박막의 평탄도는 9.8 nm로 낮아졌다. 그리고, 유

Fig. 6. AFM images of thinly 3C-SiC thin films and 3 hr grown thin film on carbonized Si substrate with several C_3H_8 flow rates; (a) 20 sccm, (b) 40 sccm, (c) 60 sccm and (d) 3hr.

량의 증가에 따라 얇게 성장된 박막의 두께가 선형적으로 증가되지 않고 40 sccm에서 217 nm로 다른 유량에서의 100 nm에 비해 두껍게 성장되었다. 이는 다른 조건에 비해 탄화막에 의해 덮이지 않은 보이드의 수가 적기 때문에 핵 지점 밀도가 높은 탄화막이 형성되어 초기 성장률이 향상되었기 때문으로 사료된다 [12].

그림 7는 C_3H_8 유량에 따라 탄화된 Si 기판의 FT-IR 스펙트럼들이며 그림 8과 9는 C_3H_8 유량에 따라 탄화된 Si 기판 위에 성장된 3C-SiC 박막의 결정성과 두께를 나타낸 것이다. 그림 8의 성장된 박막의

특성 결과, 40 sccm의 C_3H_8 유량에서 가장 우수한 결정성과 성장률을 나타냈다. 이는 그림 4와 5에서의 결과와 같이 수평적 성장이 우세하면서도 핵 지점 밀도가 높은 특성과 그림 6에서의 결과와 같이 낮은 다결정 특성을 가진 탄화막의 형성되었기 때문에 결정

Fig. 7. FT-IR spectrum of carbonized Si substrates with several C_3H_8 flow rates.

Fig. 8. XRD of 3C-SiC thin films on carbonized Si substrate with several C_3H_8 flow rate.

Fig. 9. Thickness of 3C-SiC thin films on carbonized Si substrate with several C_3H_8 flow rate.

성과 성장률이 높은 3C-SiC 박막이 나타난 것으로 판단된다.

그림 10은 탄화시간에 따라 탄화된 Si 기판들의 표면 SEM 이미지들이며, 그림 11는 탄화시간에 따라

Fig. 10. Surface SEM images of carbonized Si substrate with carbonization times; (a) 4 min, (b) 8 min and (c) 20 min.

Fig. 11. FT-IR spectrum of carbonized Si substrates with several carbonization times.

탄화된 Si 기판의 FT-IR 스펙트럼들이다. 4분인 그림 10(a)에는 완전히 덮이지 않은 보이드의 수가 많이 확인되었으나, 8분부터는 다소 줄어들었으며 이후에는 차이가 거의 나타나지 않았다. 또한, FT-IR 결과에서도 비슷한 양상이 나타났다. 이는 일정한 시점부터 탄화막성장이 지속적으로 성장을 이루지 못하고 멈추는 것을 의미한다.

그림 12(a)는 본 연구에서 얻은 최적의 탄화조건인 1120°C의 탄화온도, 40 sccm의 C₃H₈ 유량, 8 min의 탄화시간에서 탄화된 Si 기판의 표면 SEM 이미지이며 (b)는 이 탄화막 위에 3시간 성장시킨 3C-SiC 박막의 측면 SEM 이미지이다. 탄화공정의 최적화로 탄화막의 질이 크게 개선되었으며, 성장시킨 박막인 그림 12(b)의 두께는 2.7 μm이고, 성장시킨 박막의 최대 보이드의 크기는 ~20 nm로 나타났으며, 박막의

Fig. 12. Surface SEM images of carbonized Si substrate at optimal carbonization condition and (b) cross-section SEM image of grown 3C-SiC thin films.

FWHM는 0.204°으로 최적화 이전의 탄화막에 비해 0.2° 정도 낮게 나타났다. 결정성에 있어 추가적인 개선은 두께가 두꺼워짐에 따라 향상될 것으로 사료된다 [11]. 한편, 탄화과정을 거치지 않고 성장된 박막의 $2.7 \times 10^{-19} \text{ cm}^{-3}$ 의 분순물 농도에 비해 낮아진 $6.5 \times 10^{-18} \text{ cm}^{-3}$ 으로 나타났다.

4. 결 론

본 연구에서는 탄화조건에 따라 탄화막에 의해 덮이는 보이드의 수와 보이드 자체의 크기의 변화를 분석하고, 이후 성장된 3C-SiC 박막의 특성을 분석하였다. 탄화온도가 증가함에 따라 덮이지 않은 보이드의 수와 보이드 자체의 크기는 증가하였으며, 적정의 C₃H₈ 유량에서만 탄화막에 의해 덮이는 보이드의 수가 증가되었다. 그리고, 일정시간이 지난 후에 탄화막의 성장은 더 이상 이루어지지 않았다. 또한, 탄화막 공정의 최적화를 통해 성장된 단결정 3C-SiC 박막의 물리적, 전기적 특성은 개선되었다.

따라서, Si(100) 기판 위에 성장된 3C-SiC 박막은 고전압, 고출력, 고주파 응용분야에 적합한 차세대 고전압용 반도체 소자의 재료로서 유용하게 적용될 것으로 전망된다.

감사의 글

본 논문은 지식경제부가 지원하는 전력계통기술개발사업인 “계통연계형 인버터 시스템을 위한 고효율 전력소자 기반기술개발”과 2010년도 정부(교육과학기술부) 재원으로 한국연구재단의 지원을 받아 수행된 지역혁신인력양성사업으로 수행되었습니다.

REFERENCES

- [1] J. B. Casady, and R. W. Johnson, *Solid-State Electron.*, **39**, 1409 (1996).
- [2] A. Elasser, and P. Chow, *Proc. IEEE*, **90**, 969 (2002).
- [3] N. Kubo, T. Kawase, S. Asahina, N. Kanayama, H. Tsuda, A. Moritani, and K. Kitahara, *Jpn. J. Appl. Phys.*, **43**, 7654 (2004).
- [4] A. J. Steckl, C. Yuan, and J. P. Li, *Appl. Phys. Lett.*, **63**, 3347 (1993).
- [5] M. Zielinski, A. Leycuras, S. Ndiaye, and T. Chassagne, *J. Appl. Phys. Lett.*, **89**, 131906 (2006).
- [6] S. Nishino, J. A. Powell, and H. A. Will, *Appl. Phys. Lett.*, **42**, 460 (1983).
- [7] A. Severino, C. Frewinc, C. Bongiorno, R. Anzalone, S. E. Sadow, and F. La Via. *Diam. Relat. Mater.*, **18**, 1440 (2009).
- [8] A. J. Steckl, and J. P. Li, *IEEE Trans. Electron Devices.*, **39**, 64 (1992).
- [9] N. Becourt, J. L. Ponthenier, A. M. Papon, and C. Jaussaud, *Physica B*, **185**, 79 (1993).
- [10] Z. D. Sha, X. M. Wu, and L. J. Zhuge, *Phys. Lett. A*, **346**, 186 (2005).
- [11] M. A. Capano, B. C. Kim, A. R. Smith, E. P. Kvam, S. Tsoi, and A. K. Ramdas, *J. Appl. Phys.*, **100**, 083514 (2006).
- [12] V. Cimalla, K. V. Karagodina, J. Pezoldt, and G. Eichhorn, *Mat. sci. Eng. B*, **29**, 170 (1995).