• Title, Summary, Keyword: 영상처리

Search Result 8,981, Processing Time 0.056 seconds

GPU-Accelerated Signal Processing of Beam Formation and Envelope Detection for Real-Time Ultrasound Imaging (실시간 초음파 영상을 위한 빔형성 및 포락선 검파의 GPU 가속 신호 처리)

  • Lee, Wonji;Yi, Myunggi
    • New Physics: Sae Mulli
    • /
    • v.67 no.1
    • /
    • pp.106-112
    • /
    • 2017
  • High-speed signal processing is essential for real-time displays in medical imaging applications. Photoacoustic tomography provides structural, functional, and molecular imaging with high resolution in a noninvasive way. Especially, three-dimensional image reconstruction, functional imaging, and real-time display require fast signal processing. Here, we provide a high-speed signal processing method using a graphic processing unit (GPU) to reconstruct ultrasound or photoacoustic B-mode images for real-time displays. The signal processing speed was improved by parallel processing of the beam formation and the envelop detection required for image reconstruction using a massive number of GPU cores. The time using a GPU was 2.778 ms, on average, to process a single-frame B-mode image with $128{\times}3200$ pixels while it was about 3.165 seconds using a central processing unit (CPU). The processing time using a GPU was short enough to reconstruct three-dimensional images for real-time displays.

Partial Accessible JPEG for effective Transmission on Internet (인터넷상에서의 효과적인 전송을 위한 Partial Access 지원 JPEG)

  • 정세윤;김규헌;이재연;배영래
    • Proceedings of the IEEK Conference
    • /
    • /
    • pp.77-80
    • /
    • 2000
  • 본 논문에서는 JPEG 영상을 인터넷상에서 효율적으로 전송하기 위한 Partial Access를 지원하는 JPEG 변환 처리 기술을 제안한다. 네트웍 상에서 영상을 전부 전송하지 않고 클라이언트의 브라우져의 디스플레이에 필요한 부분만을 실시간으로 전송한다면 전체 네트웍 효율을 높일 수 있다. 이를 위해서는 영상을 Partial Access 할 수 있어야 한다. 또한, 본 논문에서 제안한 Partial Access 기능이 추가된 JPEG 영상은 기존의 JPEG과 완전 호환되며, 클라이언트는 기존의 일반 웹 브라우져를 그대로 사용할 수 있다.

  • PDF

히스토그램 평활화 및 라플라시안 필터링을 이용한 태양 코로나 영상처리기법 연구

  • Kim, Tae-Hyeon;Mun, Yong-Jae
    • The Bulletin of The Korean Astronomical Society
    • /
    • v.35 no.1
    • /
    • pp.31.1-31.1
    • /
    • 2010
  • 본 연구에서는 IDL(Interactive Data Language)의 여러가지 영상처리기법을 SOHO EIT 영상에 적용하여 세부적인 코로나 구조를 파악하고자 한다. 이를 위하여 우리는 히스토그램 평활화(Equalization), 2차 미분을 이용한 경계선 추출 방법인 라플라시안 필터링, 공간 주파수 영역의 웨이블릿 변환 등의 영상 처리 기법을 사용하였다. 히스토그램 평활화는 1차 처리과정으로 모든 영상에 동일하게 사용되었고, 나머지 방법은 2차 처리과정으로 사용하였다. 처리 결과 웨이블릿 변환 보다는 라플라시안 필터링 영상처리 방법이 더 구체적인 구조를 보여주는 것을 알 수 있었다. 다만 웨이블릿 변환의 경우 IDL에 내장된 노이즈 제거용 웨이블릿 변환 함수를 사용한 것으로, 다른 다양한 방법의 적용이 필요한 것으로 판단된다. 본 연구를 통해 얻은 영상처리 기법이 태양 코로나 구조 연구에 유용하게 사용될 수 있기를 기대한다.

  • PDF

Distributed Image Preprocessing using Object Activation (객체 활성화를 이용한 분산 영상처리)

  • Heo, Jin-Kyoung
    • The Journal of The Institute of Internet, Broadcasting and Communication
    • /
    • v.11 no.1
    • /
    • pp.87-92
    • /
    • 2011
  • Server overload is directly proportional to requested image data size in a image processing. If request data are increase then system is overloaded in a image processing system. For the reduce of server bottle neck, we will be able to consider a distributed processing. Simple distributed processing system can solve server bottleneck and system overload but high cost system requirements. In this paper, Proposes a new distributed image processing system. Object activation technology are being grafted on to simple distributed processing system. It can optimize the user of system resources and can reuse idle system resources in network.

A Hybrid System for Extracting Camera Motion from Average Projected Image (평균값을 이용한 통합형 카메라 동작 추출 시스템 개발)

  • Han, Kyu-Seo;Lee, Jae-Yeon;Jeong, Se-Yoon;Bae, Young-Lae
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • /
    • pp.777-780
    • /
    • 2001
  • 동영상 검색 및 관리 기술의 필요성 증가에 따라 동영상 검색 기법들이 제안되고 있으며, 특히 내용 기반 검색 기법에 대두되고 있다. 본 논문에서는 내용 기반 요소중의 하나인 카메라 동작 검출을 위한 시스템을 제안한다. 본 시스템은 영상의 평균값을 이용하여 제작된 투영 영상상에서 추출된 edge 의 방향 성분으로 구성된 optical flow 에 따라 적절한 카메라 동작을 검출한다. 효과적인 카메라 동작 요소 검출을 위하여 평균값으로 구성된 투영 영상을 검출하고자 하는 카메라 동작 요소에 따라 달리 제작한다. 투영 영상은 전체적인 영상에 대하여 제작하는 방법과 sub-block 으로 나눈 영상에 따라 각 블록별로 제작하는 방법으로 나누어진다.

  • PDF

스마트폰에서의 영상처리를 위한 GPU 활용

  • Park, In-Gyu;Choe, Ho-Yeol
    • Information and Communications Magazine
    • /
    • v.29 no.4
    • /
    • pp.46-51
    • /
    • 2012
  • 본 기고에서는 최근 스마트폰에서 요구되는 다양한 멀티미디어 어플리케이션을 embedded GPU(Graphics Processing Unit)를 이용하여 고속 병렬처리하기 위한 GPGPU (General-Purpose Computing on GPU) 기술 및 영상처리 분야의 응용 사례를 소개한다. 일반적인 데스크탑 컴퓨팅 환경과 달리 제약사항이 많은 embedded 환경에서의 GPGPU 응용 기술은 아직 초기단계이다. 그러나 급격히 발전하는 embedded GPU IP와 OpenCL과 같은 API의 등장으로 embedded GPU를 이용한 고속 병렬처리 환경이 수 년 이내에 일반화 될 것이다. 본 기고에서는 그 가능성을 점검하기 위하여 embedded GPU에서의 영상처리를 위한 최신 하드웨어와 소프트웨어 환경의 발전 동향을 소개한다. 더불어 최신 스마트폰에서의 GPGPU기술을 사용한 영상처리 사례와 영상처리 알고리즘의 GPGPU 알고리즘 구현시 고려해야 할 주요 사항을 정리한다.

Design and Implementation of Device Driver Architecture of Image Processing Device for 4K Platform Ingest System (4K 플랫폼 인제스트 시스템을 위한 영상처리 장치의 디바이스 드라이버 아키텍처 설계 및 구현)

  • Kang, Joohyung;Kim, Je Wo
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • /
    • pp.54-55
    • /
    • 2015
  • 본 논문에서는 4K 플랫폼 인제스트(Ingest) 서버 시스템에서 영상처리 하드웨어 장치와 서버간의 커널 인터페이스를 지원하기 위한 PCIe 디바이스 드라이버의 구조를 설계 및 구현하였다. 제안하는 디바이스 드라이버 아키텍처는 동작하는 프로세스의 특성에 따라 크게 3개의 계층으로 분리하여 독립적인 PCIe 인터페이스 제어와 영상처리 하드웨어의 실시간 데이터 연산처리가 가능하도록 설계하였고, 병렬처리 방식으로 PCIe 디바이스를 제어함으로써 복수의 영상처리 장치에 대한 지연 현상이 발생하지 않도록 설계하였다. 본 논문에서 제안한 디바이스 드라이버의 아키텍처를 구현한 결과 효율적인 영상처리 장치 제어를 통해 4K 플랫폼의 콘텐츠를 실시간으로 획득 및 저장, 전송하는 결과를 얻을 수 있었다.

  • PDF

Real-time active vision system using log-polar transform (다해상도 변환을 이용한 실시간 능동 시각 시스템)

  • 이상웅;최형철;강성훈;유명현;이성환
    • Proceedings of the Korean Society for Cognitive Science Conference
    • /
    • /
    • pp.25-30
    • /
    • 2000
  • KUeyes(Korea University's eyes)는 인간의 시각 정보처리 과정을 모델로 하여 고려대학교 인공시각연구센터에서 개발된, 스테레오 컬러 영상을 실시간으로 처리할 수 있는 능동시각 시스템이다. 실시간 처리를 위하여 KUeyes는 병렬 처리가 가능하도록 개발된 영상 획득 및 영상 처리 모듈을 가지고 있으며, 다해상도 영상 변환 기법을 사용하여 입력 영상의 처리속도를 증진시키고 있다. 이 시스템은 외형적으로는 처리된 영상에 따라 반응하여 움직이는 10-자유도의 헤드 아이 시스템으로 구성되어 있다. 본 연구에서는 영상의 칼라 정보와 움직임 정보 등을 실시간으로 분석하여 지능적이고 빠르게 개체를 탐지하고 추적하는 인간의 시각 반응 및 인식 모델을 KUeyes에 탑재하여 구현하고 실험하였다. 실험에서 얻어진 결과는 KUeyes가 인간의 시각, 인식시스템을 적절히 모델링하고 있음을 보여 주었다. 이는 KUeyes의 작동 방식과 거기에 탑재된 영상 처리 기법들이 인간의 시각 정보처리 과정을 이해하는데 매우 적합한 것임을 시사한다.

  • PDF

Development of Discrimination Algorithms for Appearance Properties of White Rice Using Computer Vision (컴퓨터 영상처리에 의한 쌀의 외관품위 판별 알고리즘 개발)

  • Yun, H. S.;Son, J. Y.;Lee, W. O.;Chung, H.;Lee, H. D.;Mun, J. H.
    • Proceedings of the Korean Society for Agricultural Machinery Conference
    • /
    • /
    • pp.420-425
    • /
    • 2002
  • 본 연구는 주로 사람의 육안에 의존하고 있는 쌀의 외관판별을 컴퓨터 영상처리를 이용하여 수행할 수 있는 장치의 개발을 최종목표로 하여, 우선적으로 컴퓨터 영상처리에 의한 쌀의 외관판별 알고리즘을 개발하기 위하여 수행하였다. 특히 본 연구에서는 쌀을 한 알씩 공급하면서 판별하는 것이 아니라 한꺼번에 수백 개의 쌀을 공급하여 낱알의 외관품위를 한번에 판별토록 하는 알고리즘을 개발코자 하였으며, 그 결과를 요약하면 다음과 같다. 가 육안으로는 구분되지 않으나 조명의 미세한 불균일이나 작은 이물질 등에 영향을 받지않고 완전한 2치화영상을 획득할 수 있는 영상처리 알고리즘을 개발하였다. 나. 서로 붙어있는 쌀의 경계를 정확히 분리하여 각각 낱알로 인식할 수 있는 영상처리 알고리즘을 개발하였다. 다. 쌀알의 노란색의 강도로서 쌀의 도정율을 예측하는 것이 가능하였으며, 이를 이용하여 쌀의 도정율을 판별할 수 있는 영상처리 알고리즘을 개발하였다. 라. 쌀알의 검은색의 강도로서 복백의 유무를 판별하고, 또 쌀알의 픽셀수에 대한 복백의 픽셀수의 비를 계산하여 복백의 면적비를 계산할 수 있는 영상처리 알고리즘을 개발하였다. 마. 개발된 알고리즘을 사용하여 임의로 조제된 쌀의 외관품위를 판별하였을 때 육안판별과 동일 정도로 판별이 가능하였으며, 한번에 최대 400개의 쌀알을 판별하는데 1초 정도의 시간이 소요되었다.

  • PDF

An FPGA Implementation of Parallel Hardware Architecture for the Real-time Window-based Image Processing (실시간 윈도우 기반 영상 처리를 위한 병렬 하드웨어 구조의 FPGA 구현)

  • Jin S.H.;Cho J.U.;Kwon K.H.;Jeon J.W.
    • The KIPS Transactions:PartB
    • /
    • v.13B no.3
    • /
    • pp.223-230
    • /
    • 2006
  • A window-based image processing is an elementary part of image processing area. Because window-based image processing is computationally intensive and data intensive, it is hard to perform ail of the operations of a window-based image processing in real-time by using a software program on general-purpose computers. This paper proposes a parallel hardware architecture that can perform a window-based image processing in real-time using FPGA(Field Programmable Gate Array). A dynamic threshold circuit and a local histogram equalization circuit of the proposed architecture are designed using VHDL(VHSIC Hardware Description Language) and implemented with an FPGA. The performances of both implementations are measured.