• Title, Summary, Keyword: 병렬진화알고리즘

Search Result 31, Processing Time 0.043 seconds

PC Cluster based Parallel Evolutionary Algorithm for the Service Restoration of Distribution System (PC 클러스터 기반 병렬 적응진화 알고리즘을 이용한 배전계통 고장복구)

  • Mun, Kyeong-Jun;Lee, Hwa-Seok;Park, Jun-Ho
    • Proceedings of the KIEE Conference
    • /
    • /
    • pp.158-161
    • /
    • 2005
  • 본 논문에서는 해집단을 다음세대로 진화시킬 때, 유전알고리즘과 진화전략을 동시에 사용하고, 적합도에 따라 복제하는 과정에서 유전알고리즘과 진화전략이 적용될 해집단의 비율이 적응적으로 변경되는 적응진화 알고리즘을 제안하였다. 또한 제안한 알고리즘을 실시간 적용하기 위해 PC 클러스터 시스템으로 병렬처리하여 최적해 탐색 성능 및 탐색속도를 개선하였다. 제안한 알고리즘을 실 배전계통 고장복구 문제에 적용해 본 결과, 유전 알고리즘 또는 진화전략을 단독으로 사용한 경우보다 제안한 방법이 더 빠른 시간내에 우수한 최적해를 탐색하였고, 병렬 연산의 수행 노드수 증가에 따라 최적해 탐색성능은 유지하면서 최적해 탐색시간을 상당히 단축시킴을 확인하였다.

  • PDF

PC Cluster based Parallel Evolutionary Algorithm for the Reconfiguration of Distribution System (PC 클러스터 기반 병렬 적응진화 알고리즘을 이용한 배전계통 최적 재구성)

  • Mun, Kyeong-Jun;Lee, Hwa-Seok;Park, June-Ho
    • Proceedings of the KIEE Conference
    • /
    • /
    • pp.162-165
    • /
    • 2005
  • 본 논문에서는 해집단을 다음세대로 진화시킬 때, 유전알고리즘과 진화전략을 동시에 사용하고, 적합도에 따라 복제하는 과정에서 유전알고리즘과 진화전략이 적용될 해집단의 비율이 적응적으로 변경되는 적응진화 알고리즘을 제안하였다. 또한 제안한 알고리즘을 실시간 적용하기 위해 PC 클러스터 시스템으로 병렬처리하여 최적해 탐색 성능 및 탐색속도를 개선하였다. 제안한 알고리즘을 참고문헌의 배전계통 재구성 문제에 적용해본 결과, 유전 알고리즘 또는 진화전략을 단독으로 사용한 경우보다 제안한 방법이 더 빠른 시간내에 우수한 최적해를 탐색하였고, 병렬 연산의 수행 노드수 증가에 따라 최적해 탐색성능은 유지하면서 최적해 탐색 시간을 상당히 단축시킴을 확인하였다.

  • PDF

Differential Evolution Algorithm using Parallel Processing Structure (병렬 처리 구조를 이용한 차분 진화 알고리즘)

  • Lim, Dong-Hyun;Lee, Jong-Hyun;Ahn, Chang-Wook
    • Proceedings of the Korean Information Science Society Conference
    • /
    • /
    • pp.323-327
    • /
    • 2010
  • 본 논문은 차분 진화 알고리즘의 최적해 탐색 능력을 향상시키기 위해 병렬 처리기법을 적용한 기법을 제안한다. 이를 위해서 기존의 개체군들을 5개의 그룹으로 나누어서 독립적으로 최적화 과정을 하도록 하여 일정한 확률에 의해서 각 그룹이 다른 그룹의 Best individual들을 변이 과정에서 참조하도록 하였다. 이러한 방식을 통해서 기존 차분 진화 알고리즘이 가지고 있는 지역해 수렴 문제를 해결하는 할 수 있도록 하였다. 실험을 통해서 제안된 차분 진화 알고리즘(P-DE)의 탐색 능력을 비교 및 분석 하였다. 실험 결과 제안된 차분 진화 알고리즘(P-DE)이 지역해 수렴 문제를 충분히 해결함으로써 기존의 알고리즘에 비해서 우수한 성능을 보이는 것을 확인 하였다.

  • PDF

A Study on the Hull Form Optimization Using Parallel-Distributed Genetic Algorithm (병렬분산 유전자 알고리즘을 이용한 선형 최적화에 관한 연구)

  • Cho, Min-Cheol;Park, Je-Woong;Kim, Yun-Young
    • Proceedings of the Korea Committee for Ocean Resources and Engineering Conference
    • /
    • /
    • pp.47-52
    • /
    • 2003
  • 지금까지의 선형 최적화에 대한 연구는 고전적인 최적화 기법인 비선형계획법과 유동해석법을 중심으로 생물의 진화 알고리즘을 바탕으로 한 유전자 알고리즘과 인공지능에 기초를 둔 신경망이론 등이 이용되어 왔다. 또한 최근 컴퓨터의 성능이 급속도로 향상됨에 따라 전산유체역학에 기초한 시뮬레이션 평가기법도 사용되고 있다. 본 논문에서는 유전자 알고리즘을 이용한 선형 최적화 방법을 제시하였다. 그리고 광역 최적해의 효과적인 검색과 빠른 접근을 위한 방법으로 네트워크 시스템을 기반으로 한 병렬분산 유전자 알고리즘 시스템(PDGAS)을 개발하였으며 그 성능을 기존의 진화 알고리즘과 비교${\cdot}$분석함으로써 선형 최적화의 가능성을 확인하였다.

  • PDF

Constrained Evolutionary, Optimization Using Multiple Lagrange Multipliers (다중 라그랑지안 승수를 이용한 제한 진화 최적화)

  • Myung, Hyun
    • Proceedings of the Korean Society for Emotion and Sensibility Conference
    • /
    • /
    • pp.65-69
    • /
    • 1998
  • 진화 연산을 이용하여 최적화 문제를 푸는데 있어서 가장 잘 알려져 있는 문제 중의 하나는 미완숙 수렴이다. 일반적인 제한 최적화 문제를 푸는 기법으로서 제안된 하이브리드 진화프로그래밍(EP), 이상 EP(TPEP), Evolian 등과 같은 알고리즘도 첫 번째 상에서 이와 같은 문제점을 내포하고 있다. 본 논문에서는 이같은 문제점을 극복하기 위해서 Evolian 알고리즘에 공유 함수 기법을 적용하고 다음 상들을 위해서는 다중 라그랑지안 승수를 사용하고자 한다. 부개체군 영역에서 각각의 라그랑지안 승수들을 설정하고 병렬적으로 갱신해 나가면서 전역적인 최적해를 병렬적으로 찾아나간다. 컴퓨터 모의 실험을 통해서 제안된 공유 기법 및 다중 라그랑지안 승수 기법의 유용성을 보인다.

  • PDF

Hardware Implementation of Genetic Algorithm for Evolvable Hardware (진화하드웨어 구현을 위한 유전알고리즘 설계)

  • Dong, Sung-Soo;Lee, Chong-Ho
    • 전자공학회논문지 IE
    • /
    • v.45 no.4
    • /
    • pp.27-32
    • /
    • 2008
  • This paper presents the implementation of simple genetic algorithm using hardware description language for evolvable hardware embedded system. Evolvable hardware refers to hardware that can change its architecture and behavior dynamically and autonomously by interacting with its environment. So, it is especially suited to applications where no hardware specifications can be given in advance. Evolvable hardware is based on the idea of combining reconfigurable hardware device with evolutionary computation, such as genetic algorithm. Because of parallel, no function call overhead and pipelining, a hardware genetic algorithm give speedup over a software genetic algorithm. This paper suggests the hardware genetic algorithm for evolvable embedded system chip. That includes simulation results for several fitness functions.

Parallel Evolution Strategy Using an Extended MapReduce (확장된 MapReduce를 이용한 병렬 진화 전략)

  • Choi, Hyun Hwa;Lee, Mi Young;Lee, Kyu Chul
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • /
    • pp.97-98
    • /
    • 2009
  • 진화 전략은 생식, 돌연변이, 재조합과 같은 생물의 진화과정을 모델링하여 복잡한 문제를 해결하고자 하는 개체군 기반의 조합 최적화 알고리즘 중의 하나이다. 데이터 집약적이며, 소요 시간이 오래 걸리는 진화 전략은 클라우드 컴퓨팅 하의 IT 서비스로서 적합한 대표적인 예이다. 이에 본 논문에서는 최근 분산 환경 하에서 병렬 처리 응용을 쉽게 개발할 수 있도록 지원하는 프로그래밍 모델인 MapReduce 를 확장하여 진화 전략을 수행할 수 있는 방법을 제안한다.

  • PDF

A Clustering Algorithm based on Heuristic Evolution Algorithm (휴리스틱 진화 알고리즘을 이용한 클러스터링 알고리즘)

  • 강명구;류정우;김명원
    • Proceedings of the Korean Information Science Society Conference
    • /
    • /
    • pp.78-80
    • /
    • 2000
  • 클러스터링이란 주어진 데이터들을 유사한 성질을 가지는 군집으로 나누는 것으로 많은 분야에서 응용되고 있으며, 특히 최근 관심의 대상인 데이터 마이닝의 중요한 기술로서 활발히 응용되고 있다. 클러스터링에 있어서 기존의 알고리즘들은 지역적 최적해에 수렴하는 것과 사전에 클러스터 개수를 미리 결정해야 하는 문제점을 가지고 있다. 본 논문에서는 병렬 탐색을 통해 최적해를 찾는 진화알고리즘을 사용하여 지역적 최적해에 수렴되는 문제점을 개선하였으며, 자동으로 적절한 클러스터 개수를 결정할 수 있게 하였다. 또한 진화알고리즘의 단점인 탐색공간의 확대에 따른 탐색시간의 증가는 휴리스틱 연산을 정의하여 개선하였다. 제안한 알고리즘의 성능 및 타당성을 보이기 위해 가우시안 분포 데이터를 사용하여 제안한 알고리즘의 성능이 우수함을 보였다.

  • PDF

The clone of Moore machine using Hardware genetic algorithm (하드웨어 유전자 알고리즘을 이용한 무어 머신의 복제)

  • 권혁수;박세현;이정환;노석호;서기성
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • /
    • pp.466-468
    • /
    • 2002
  • This paper proposes a new type of evolvable hardware for implementing the clone of Moore State machine. The proposed Evolvable Hardware is employed efficient pipeline parallelization, handshaking mechanism and fitness function in FPGA Genetic Algorithm(GA) has known as a method of solving NP problem in various applications. Since a major drawback of the GA is that it needs a long computation time, the hardware implementation of Genetic Algorithm is focused on in recent studies. Conventional hardware GA uses the fired length of chromosome but the proposed Evolvable Hardware uses the variable length of chromosome by the efficient 16 bit Pipeline Unit. Experimental results show that the proposed evolvable hardware is applicable to the implementation of the clone for Moore State machine

  • PDF

The clone of Moore machine using hardware genetic algorithm (하드웨어 유전자 알고리즘을 이용한 무어 머신의 복제)

  • 서기성;박세현;권혁수;이정환;노석호
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.6 no.5
    • /
    • pp.718-723
    • /
    • 2002
  • This paper proposes a new type of evolvable hardware for implementing the clone of Moore State machine. The proposed Evolvable Hardware is employed efficient pipeline parallelization, handshaking mechanism and fitness function in FPGA. Genetic Algorithm(GA) has known as a method of solving NP problem in various applications. Since a major drawback of the GA is that it needs a long computation time, the hardware implementation of Genetic Algorithm is focused on in recent studies. Conventional hardware GA uses the fixed length of chromosome but the proposed Evolvable Hardware uses the variable length of chromosome by the efficient 16 bit Pipeline Unit. Experimental results show that the proposed evolvable hardware is applicable to the implementation of the clone for Moore State machine.