

## 금속-절연층-실리콘 구조에서의 비정질 GeSe 기반 Resistive Random Access Memory의 동작 특성

남기현, 김장한, 정홍배<sup>a</sup>

광운대학교 전자재료공학과

### Operating Characteristics of Amorphous GeSe-based Resistive Random Access Memory at Metal-Insulator-Silicon Structure

Ki-Hyun Nam, Jang-Han Kim, and Hong-Bay Chung<sup>a</sup>

Department of Electronic Materials Engineering, Kwangwoon University, Seoul 01897, Korea

(Received May 30, 2016; Revised June 23, 2016; Accepted June 24, 2016)

**Abstract:** The resistive memory switching characteristics of resistive random access memory (ReRAM) using the amorphous GeSe thin film have been demonstrated at Al/Ti/GeSe/n<sup>+</sup> poly Si structure. This ReRAM indicated bipolar resistive memory switching characteristics. The generation and the recombination of chalcogen cations and anions were suitable to explain the bipolar switching operation. Space charge limited current (SCLC) model and Poole-Frenkel emission is applied to explain the formation of conductive filament in the amorphous GeSe thin film. The results showed characteristics of stable switching and excellent reliability. Through the annealing condition of 400°C, the possibility of low temperature process was established. Very low operation current level (set current: ~ μA, reset current: ~ nA) was showed the possibility of low power consumption. Particularly, n<sup>+</sup> poly Si based GeSe ReRAM could be applied directly to thin film transistor (TFT).

**Keywords:** ReRAM, Metal-insulator-silicon, GeSe

#### 1. 서 론

저항성 메모리(resistive random access memory, ReRAM)는 고유전체 재료인 high-k 산화물 계열의 박막에서 많은 연구가 이뤄지고 있지만 [1,2], 비정질 상태의 칼코게나이드 박막을 이용한 연구도 Waser, Kosicki 등에 의해 활발히 보고되고 있다 [3,4] 그러나, 이들의 연구는 Ag나 Cu와 같이 활성화

가 활발한 금속 전극의 산화환원 반응을 유도하여 금속 이온의 확산을 이용한 전도성 필라멘트 형성 원리 로만 소개되었다. 또한, ReRAM은 전극-절연층-전극 (metal-insulator-metal, M-I-M)의 매우 간단한 구조 를 가지는데, 절연층에 대한 연구뿐만 아니라 전극 매 질의 종류에 대한 연구도 진행되고 있다. 특히, 하부전 극으로 금속이 아닌 Si을 이용한 금속-절연층-실리콘 (metal-insulator-silicon, M-I-S) 구조에 대한 연구 도 활발하다.[4-6] M-I-S 구조의 절연층은 M-I-M 구 조에서 사용 되었던 재료로 연구 되고 있는데, HfO<sub>2</sub>, TiO<sub>2</sub>, ZrO<sub>2</sub> 등의 재료가 Si 기판과 접촉된 구조에서 ReRAM 특성 결과가 보고되었다 [7,8]. 또한, 전도성 필라멘트, 공간 전하 제한 전류 (space charge

a. Corresponding author; [hbchung@kw.ac.kr](mailto:hbchung@kw.ac.kr)

limited current, SCLC), Poole-Frenkel 모델 등과 같은 M-I-M 구조의 동작원리가 그대로 적용되고 있다. M-I-S 구조는 M-I-M 구조에서 얻지 못하는 장점들이 있다. 하부전극으로 Si를 이용하기 때문에 트랜지스터와 연결된 1T1R (one transistor and one resistor) 구조에서 하부전극의 형성 공정을 생략할 수 있다. 이는 표준 CMOS 공정에 더욱 손쉽게 적용할 수 있다는 것이며, 제조공정의 간소화와 더불어 저비용 공정을 가능하게 한다.

본 연구에서는 절연층 재료로 저항이 매우 큰 비정질 상태의 칼코게나이드 매질인 GeSe를 사용하였으며, 하부전극으로 n<sup>+</sup> poly Si를 사용하여 M-I-S 구조의 ReRAM을 제작하였다. 또한, 상부전극으로 활성화되지 않는 금속 매질인 Al과 Ti를 사용하여 금속성 필라멘트로 동작하지 않는 비정질 칼코게나이드 기반의 ReRAM에 관한 연구를 진행하였다.

## 2. 실험 방법

하부전극으로 사용될 n<sup>+</sup> poly Si를 CVD 방식으로 120 nm 증착하여 약 0.05 Ωcm의 비저항을 가지는 하부전극을 형성하였다. 그 위에 용융냉각 방식으로 제조된 순도 99.999%의 증착용 GeSe 재료를 열증착기로 100 nm 증착한 후에 금속전극과 GeSe와의 점착성을 좋게 하기 위해 Ti를 10 nm 증착하고, 상부전극 Al을 100 nm 증착하여 소자를 제작하였다. 이때, Ti와 Al의 금속 박막은 e-beam 증착기를 이용하여 연속적으로 증착하였다. 소자 한 셀의 크기는 250 × 160 μm<sup>2</sup>로 제작되었고, 최종적으로 질소 분위기에서 400°C의 온도로 30분 동안 열처리를 하여 소자의 제작을 완료하였다. 완성된 소자의 모식도를 그림 1의 내부에 삽입하였다.

## 3. 결과 및 고찰

그림 1은 n<sup>+</sup>-poly Si 하부전극 위에 제작된 M-I-S 구조의 GeSe 기반 ReRAM 소자의 전류-전압 그래프이다. 결과는 전형적인 쌍극성(bipolar) 저항성 메모리 스위칭 특성을 보여주며, 상부전극에 음의 전계를 인가하였을 때, 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 스위칭되는 set 과정이 전개되었다. 상부전극에 0 V →




Fig. 1. Current-voltage graphs of metal-insulator-silicon (M-I-S) structural GeSe based ReRAM. The inset is fabricated ReRAM device.

-3.5 V → 0 V → 2.5 V → 0 V의 DC 전압을 연속적으로 인가하였으며, set 스위칭 되는 순간 급격한 전류 증가에 의한 소자의 손실을 방지하기 위해 최대 전류 수치가 10 μA가 되도록 제한하였다. 약 -2.5 V에서 전류가 급격히 증가하는 set 스위칭 동작이 발생하였고, 전류가 급격히 감소하는 reset 동작은 약 1.7 V에서 발생하였다.

산화막 기반의 ReRAM은 상부전극과 하부전극 사이에 전계가 증가하면서 산화막 내부 금속-산소 결합이 깨져 금속 양이온과 산소 음이온으로 분리되고, 각 이온들은 인력에 의해 산화막과 전극의 경계로 이동하며, 금속-산소 결합이 깨지고 난 위치에 발생하는 공극(vacancies)이 전류를 흐르게 하는 전도경로 역할을 한다고 알려져 있다. 비정질 칼코게나이드 물질에서도 이와 유사하게 외부 에너지에 의해 양이온과 음이온으로 분리된 쌍이 생성된다는 이론이 Kastner, Adler, Fritzsche 등에 의해 보고되었다 [9,10]. 이를 산화막 ReRAM에서 발생하는 현상과 비교할 수 있는데, GeSe 절연층에 가해지는 전계로 인해 양이온과 음이온으로 분리되고, 분리된 자리에 생성된 공극을 통해 전류가 흐르는 것으로 유추할 수 있다. Reset 과정은 반대극성으로 인가되는 전계에 의해 분리된 양이온과 음이온이 뒤바뀐 인력에 이끌려 서로 교차되면서 재결합이 발생하게 되고, 공극 일부에서 재결합된 원자로 채워지면서 채널이 끊어져 고저항 상태로 바뀌게 되는 것으로 유추할 수 있으며, 이는 쌍극성 스위칭 특성을 보이는 산화막 기반 ReRAM의 reset 동작 원리와의 일치한다.




Fig. 2. Cumulative probability distribution of the operating set/reset voltage (left) and the LRS/HRS resistance value of the device (right).

주목할 만한 점은 n<sup>+</sup> Poly Si 위에 제작된 GeSe ReRAM 소자의 LRS와 HRS에서의 전류 수치가 매우 낮다는 것이다. 본 연구에서 나타난 수 nA의 reset 상태의 전류 수치( $I_{\text{reset}}$ )와 수십  $\mu\text{A}$ 의 set 상태의 전류 수치( $I_{\text{set}}$ )는 수  $\mu\text{A}$ 의 reset 상태 전류와 수 mA의 set 상태의 전류를 나타내는 기존의 연구들에 비해 10<sup>3</sup>배 정도가 낮은 전류 수치이다 [1,2]. 지금까지 보고된 많은 ReRAM 소자들은 높은 동작 전류 때문에 소비전력이 높다는 문제를 가지고 있다. 그에 비해 매우 낮은 전류 상태로 동작하는 Al/Ti/GeSe/n<sup>+</sup>poly-Si ReRAM은 소비전력 부분에서 매우 큰 장점을 가지고 있다고 판단할 수 있다.

그림 2는 Al/Ti/GeSe/n<sup>+</sup> poly Si ReRAM에서 set/reset 동작 시의 전압 분포와 LRS/HRS에서의 저항 수치를 나타낸 그래프이다. 그림 2의 왼쪽 그래프는 소자의 평균 set 전압( $V_{\text{set\_avg}}$ )과 평균 reset 전압( $V_{\text{reset\_avg}}$ ), 그리고 이들의 표준편차(standard deviation, STD)를 나타낸 그래프이다. Set 과정에서  $V_{\text{set\_avg}} = -2.51$  V이고, STD = 0.14이며, reset 과정에서의  $V_{\text{reset\_avg}} = 1.78$  V이고, STD = 0.08로 안정적인 동작전압 분포를 보임을 확인할 수 있다.

그림 2의 오른쪽 그래프는 0.5 V에서 계산된 LRS/HRS의 저항 수치 분포를 나타낸 것이다. LRS와 HRS에서의 저항 수치의 변동폭이 1 order를 넘지 않는 안정적인 상태를 나타내고 있으며, LRS의 평균 저항값은  $1.16 \times 10^4$  Ω이고, HRS의 평균 저항값은




Fig. 3. I-V logarithmic plots for conduction mechanism analysis of Al/Ti/GeSe/n<sup>+</sup> poly Si ReRAM. The inset is Poole-Frenkel ( $\ln(J/E)$  vs  $E^{1/2}$ ) fitting plots of the device.

$1.41 \times 10^8$  Ω로 10<sup>4</sup>배의 LRS/HRS 비를 가지는 매우 우수한 메모리 윈도우 특성을 보이고 있다.

그림 3은 본 소자의 동작 원리를 설명하기 위한 로그 단위의 전류-전압 그래프이다. LRS인 경우에 기울기가 1에 근접한 수치를 보여주며, 인가된 전압에 따라 전류가 선형적으로 증가하는 옴의 법칙 ( $I \propto V^1$ )을 만족하는 특성을 보이고 있다.

HRS의 경우 낮은 전압 수준에서는 옴의 법칙 ( $I \propto V^1$ )을 만족하는 특성을 보이며, 높은 전압 수준에서 기울기 2에 근접하고 ( $I \propto V^2$ ), 더 높은 전압 수준에서는 2 이상의 큰 기울기를 나타낸다. 언급한 세 개의 구간에서 기울기의 점진적인 증가는 공간 전하 제한 전류 (space charge limited current, SCLC) 모델과 일치한다 [11,12]. 이는 GeSe 박막의 상부-하부 전극과의 경계에 축적된 전하가 존재하고 있는 것으로 해석할 수 있고, 그 전하들은 전계의 증가로 생성된 GeSe 박막의 양이온과 음이온 이라 판단할 수 있다.

Poole-Frenkel (P-F) 모델은 강한 전계와 박막에서 전자의 포획(trapping)과 방출(dettrapping)을 통하여 전류가 흐르는 경로가 형성된다는 전도성 메커니즘이며 [13], 그림 3에 삽입된 그래프는 전류 곡선을 P-F 모델을 적용한 그래프이다. 약 -1.6 V부터 set 스위칭 직전까지 구간에서  $\ln(J/E)$ 는  $E^{1/2}$ 에 대해서 선형적인 특성을 나타내어 P-F 모델을 만족하는 것을 알 수 있다. 소자에 높은 전계가 인가되었을 때, 양이온과 음이온으로 분리되어 생성된 공극에 전하들이 포획되면서




Fig. 4. Retention characteristics of Al/Ti/GeSe/n<sup>+</sup> poly Si ReRAM at the room temperature (25°C) and the high temperature (85°C).

전도 경로가 형성된다는 것으로 해석할 수 있고, 다양한 ReRAM의 스위칭 메커니즘 중 하나인 전도성 필라멘트 모델에 적용할 수 있다.

그림 4는 제작된 ReRAM 소자의 상온(25°C)과 고온(85°C)에서의 retention 특성을 나타낸 그래프이다. 10<sup>4</sup>초 동안의 측정을 통해 log 단위의 시간-저항 그래프에 외삽법을 적용하여 10년 동안의 저항값을 유추해 본 결과 85°C의 고온에서도 LRS/HRS 저항비가  $2.77 \times 10^3$ 으로 매우 우수한 메모리 윈도우 상태가 유지됨을 예상할 수 있다 [1-4].

#### 4. 결론

Al/Ti/GeSe/n<sup>+</sup> poly Si ReRAM은 매우 뛰어난 쌍극성 저항성 메모리 스위칭 동작을 나타냈다. SCLC 모델과 P-F 모델을 만족하여 공간 전하의 존재와 전하의 트랩에 의한 전도 경로의 형성을 유추할 수 있었다. 동작전압을 비롯하여 LRS와 HRS의 안정적인 저항 분포를 확인함으로써 뛰어난 신뢰성도 확인되었다. 특히, LRS와 HRS에서 모두 매우 낮은 전류상태를 유지함으로써 저전력 동작 구현 가능성을 확인하였다.

본 연구를 통해 Al/Ti/GeSe/n<sup>+</sup> poly Si ReRAM은 Si 위에 따로 하부전극을 형성하는 공정의 생략과 저렴한 상부전극 매질을 이용함으로써 간단하면서 저비용의 공정을 동시에 구현할 수 있었고, 400°C의 열처리 공정을 통해 저온공정의 이점도 확보하였다.

결국, 이런 장점들은 CMOS 공정에 매우 간단하면서도 유리하게 적용이 가능할 것이다. 특히, n<sup>+</sup> poly Si를 사용하는 TFT (thin film transistor)에 직접적으로 접목이 가능하여 다양한 응용 가능성도 확인할 수 있었다.

#### 감사의 글

이 논문은 2015년도 광운대학교 교내학술연구비 지원에 의해 연구되었음.

#### REFERENCES

- [1] H. Y. Jeong and J. Y. Lee, *Physica Status Solidi*, **4**, 28 (2010). [DOI: <http://dx.doi.org/10.1002/pssr.200903383>]
- [2] D. S. Jeong, H. Schroeder, and R. Waser, *Electrochem. and Solid-State Lett.*, **10**, G51 (2007). [DOI: <http://dx.doi.org/10.1149/1.2742989>]
- [3] E. Linn, R. Rosezin, C. Kùgeler, and R. Waser, *Nature Materials*, **9**, 403 (2010). [DOI: <http://dx.doi.org/10.1038/nmat2748>]
- [4] M. Mitkova and M. N. Kozicki, *J. Non-cryst. Sol.*, **299**, 1023 (2002).
- [5] Q. Liu, W. Guan, S. Long, M. Liu, S. Zhang, Q. Wang, and J. Chen, *Appl. Phys. Lett.*, **104**, 114514 (2008).
- [6] S. H. Won and K. W. Lee, *Electron. Mater. Lett.*, **4**, 29 (2008).
- [7] S. Spiga, A. Lamperti, C. Wiemer, M. Perego, E. Cianci, G. Tallarida, H. L. Lu, M. Alia, F. G. Volpe, and M. Fanciulli, *Microelectron. Eng.*, **82**, 2414 (2008). [DOI: <http://dx.doi.org/10.1016/j.mee.2008.09.018>]
- [8] Q. Liu, W. Guan, S. Long, M. Liu, S. Zhang, Q. Wang, and J. Chen, *J. Appl. Phys.*, **104**, 114514 (2008). [DOI: <http://dx.doi.org/10.1063/1.3033561>]
- [9] M. Kastner, D. Adler and H. Fritzsche, *Physical Review Lett.*, **37**, 1504 (1976). [DOI: <http://dx.doi.org/10.1103/PhysRevLett.37.1504>]
- [10] R. C. Frye and D. Adler, *Physical Review B*, **24**, 5812 (1981). [DOI: <http://dx.doi.org/10.1103/PhysRevB.24.5812>]
- [11] J. Sworakowski, *J. Appl. Phys.*, **51**, 4 (1980).
- [12] R. H. Parmenter and W. Ruppel, *J. Appl. Phys.*, **30**, 1548 (1959). [DOI: <http://dx.doi.org/10.1063/1.1734999>]
- [13] M. H. Robert, *Philosophical Magazine*, **23**, 181 (1971).