

# 온도에 의한 산화물 박막트랜지스터의 문턱전압 이동 시뮬레이션 방안

권세용<sup>1</sup>, 정태호<sup>1,a</sup>

<sup>1</sup> 서울과학기술대학교 전자공학과

## Simulation Method of Temperature Dependent Threshold Voltage Shift in Metal Oxide Thin-film Transistors

Seyong Kwon<sup>1</sup> and Taeho Jung<sup>1,a</sup>

<sup>1</sup> Department of Electronics Engineering, Seoul National University of Science and Technology, Seoul 139-743, Korea

(Received October 22, 2014; Revised January 29, 2015; Accepted February 4, 2015)

**Abstract:** In this paper, we propose a numerical method to model temperature dependent threshold voltage shift observed in metal oxide thin-film transistors (TFTs). The proposed model is then implemented in AIM-SPICE circuit simulation tool. The proposed method consists of modeling the well-known stretched-exponential time dependent threshold voltage shift and their temperature dependent coefficients. The outputs from AIM-SPICE tool and the stretched-exponential model at different temperatures in the literature are compared and they show a good agreement. Since metal oxide TFTs are the promising candidate for flat panel displays, the proposed method will be a good stepping stone to help enhance reliability of fast-evolving display circuits.

**Keywords:** Threshold voltage shift, Metal oxide thin-film transistor, Modeling, SPICE

### 1. 서 론

박막트랜지스터(thin-film transistor, TFT)는 재료가 다양할 뿐만 아니라 기존의 실리콘(Si) 기반 공정을 그대로 사용할 수 있어 제작 비용이 저렴하며, 최근 대두되고 있는 플렉서블 기판 위에도 제작이 가능하기 때문에 많은 관심을 받고 있다. 특히 모바일 기기의 수요가 증가하면서 TFT는 디스플레이 분야에서 연구와 개발이 주로 이루어지고 있는 소자이다. 그러나 TFT는

일반적으로 단결정 실리콘 트랜지스터에 비해 전하 이동도가 낮으며, 온도와 동작 시간에 따라 전기적 특성이 변하는 단점을 갖고 있다. 그 중에서 문턱전압의 이동은 회로의 신뢰성과 관련되어 잘 알려진 문제이다. 디스플레이 응용 분야에서 문턱전압 이동은 화면의 화소를 구성하는 회로에 비해 화소들의 행을 제어하는 게이트 드라이버 회로의 동작에 더 많은 영향을 준다. 따라서 게이트 드라이버 회로를 TFT로 제작하게 되면 동작 온도가 변하게 될 때 화소의 열화 보다 전체적인 화질의 열화가 더 빨리 발생할 수 있다 [1,2].

비교적 최근에 개발되고 있는 산화물 TFT는 3.1 eV 이상의 밴드갭(band-gap)을 보여주고 있어 투명 디스플레이에 적용이 가능하다 [3]. 또한 산화물 TFT는 비정질 실리콘 박막트랜지스터(amorphous silicon TFT: a-Si TFT)에 비해 비교적 저온에서 제작이 가능하며,

a. Corresponding author; [taeho.jung@seoultech.ac.kr](mailto:taeho.jung@seoultech.ac.kr)

높은 전하 이동도를 보이기 때문에 대화면 제어에도 용이하다. 하지만, 산화물 TFT도 다른 TFT들과 마찬가지로 온도와 동작 전압에 의해 문턱전압이 변하는 현상을 보여준다. 특히 회로의 동작 온도가 항상 동일한 것을 보장할 수 없으므로 회로를 설계할 때 문턱 전압 이동에 대한 보정 기능을 추가하여 신뢰성을 향상하여야 한다. 보정 기능을 효과적으로 구현하기 위해서는 회로 설계에 사용되는 SPICE 계열의 시뮬레이션 툴에서 온도에 영향을 받는 문턱전압 이동량을 반영해 주는 것이 필요하다.

하지만 현재 온도에 따른 문턱전압의 변화를 반영하는 SPICE 툴이 없으며, 이는 툴에 구현할 수치 모델이 없기 때문이다. 현재까지 연구된 문턱전압 이동에 대한 모델은 물리적 해석을 위한 분석 모델밖에 없으며 이 모델은 SPICE 툴에 구현하기에는 적합하지 않다. 따라서 본 논문에서는 SPICE 시뮬레이션 툴에 구현이 가능하며 온도 의존성을 포함하는 문턱전압 이동 모델을 제안하고 검증하고자 한다.

## 2. 실험 방법

### 2.1 모델링

대부분의 TFT에서 문턱전압 이동을 설명하는 분석 모델은 주로 a-Si TFT를 기반으로 제작되었다 [2]. TFT에서는 결함 생성 또는 전하포획 현상에 의해 문턱전압 이동이 발생되며, 두 경우에 대하여 다음과 같은 SE (stretched exponential) 또는 SH (stretched hyperbola) 형태의 분석적 수식이 유도되었다.

$$\Delta V_{th}(t) = \Delta V_{th}(\infty) \left\{ 1 - \exp \left[ - \left( \frac{t}{\tau} \right)^\beta \right] \right\} \quad (1)$$

$$\Delta V_{th}(t) = \Delta V_{th}(\infty) \left\{ 1 - \left[ 1 + \left( \frac{t}{\tau} \right)^\beta \right]^{-\frac{1}{1-\alpha}} \right\} \quad (2)$$

이 식에서  $\Delta V_{th}(\infty)$ 는 안정 상태에서의 문턱전압 이동량이며,  $\alpha$ 는 1과 2 사이의 상수,  $\beta$ 는 분산 (dispersion)을 표현하는 상수이다.  $\tau$ 는 시상수로서 다음과 같이 정의된다.

$$\tau = \nu^{-1} \exp \left( \frac{E_A}{kT} \right) \quad (3)$$

여기서  $k$ 는 볼츠만 상수이고  $T$ 는 온도,  $E_A$ 는 활성화 에너지(activation energy),  $\nu$ 는 주파수이다 [4]. 위 두 분석모델에서  $\beta$ 는 다음과 같이 온도에 선형으로 의존적인 것으로 알려져 있다.

$$\beta = \frac{T}{T_0} + \beta_0 \quad (4)$$

하지만  $\beta$ 에 대한 다른 형태의 관측도 존재하므로 온도에 대한 의존성은 다양할 것이다 [5]. 분석 모델인 수식 (1)과 (2)는 동작 온도와 전압이 고정인 상태에서 시간에 따른 누적 형태의 문턱전압 이동에 대한 수식이기 때문에 시뮬레이션 툴에 구현하기에 적합하지 않다.

본 논문에서는 온도에 따른 문턱전압 이동을 계산하는 기능을 시뮬레이션 툴에 구현하기 위해 기존에 발표된 수치 모델을 개선하였다 [2]. 기존의 수치 모델에서 사용한 방법은 전체의 문턱전압 발생 요인들을 각 에너지 영역별로 나누어 포획되는 전하의 개수를 추적하는 방법이며, 각 영역의 전하의 개수에 대한 수식은 다음과 같다.

$$n(t) = n(\infty) + [n(0) - n(\infty)] \exp \left( - \frac{t}{\tau} \right) \quad (5)$$

여기서  $n(\infty)$ 는 고정적인 구동전압에서 안정적 상태의 전하밀도이며  $n(0)$ 는 초기 상태의 전하밀도이다. 수식 (5)의 전하밀도들이 문턱전압을 유발하는 원인이며, 이 수식은 문턱전압 이동의 근본 운동 메커니즘들이 TFT의 여러 위치에서 상호 독립적인 형태로 발생하는 가정 하에 포획된 전하의 수를 모델링 한 것이다. 이 때 포획된 전체 전하의 개수와 문턱전압 이동량은 다음과 같이 구할 수 있다.

$$\Delta V_{th}(t) = \frac{q}{C} \sum n(t) \quad (6)$$

수식 (6)은 각각의 독립적인 전하밀도를 모두 합하여 문턱전압 이동량  $\Delta V_{th}(t)$ 를 나타낼 수 있음을 수식으로 표현한 것이다. 이 식을 반대로 해석하면 문턱전압 이동에서 각각의 전하밀도를 분리해 낼 수 있음을 보여준다. 문턱전압 이동을 분석할 때, 수식 (6)을 구성하는  $n(t)$ 는 수식 (5)의  $n(\infty)$ 의 크기를 조절하여 측정치 또는 분석 모델과 수식 (5)를 일치시키는 방법으로 찾




Fig. 1. Normalized stretched-exponential functions at different temperatures.

아낼 수 있다 [6]. 기존의 수치 모델링 방식은 수식 (5)의  $n(\infty)$ 를 모델링 하는 방법으로  $n(\infty)$ 의 분포를 표현할 수 있는 두 개의 직선을 사용하였다 [7]. 하지만, 기존의 방식은 직선들의 기울기의 값에 대해  $n(\infty)$ 의 값이 매우 민감하여 온도에 의해 문턱전압이 이동하는 상황에 그대로 적용할 때는  $n(\infty)$  값들에 오차가 많이 발생하였다. 따라서 온도 변화에 민감하지 않으며 시뮬레이션 툴에 구현이 용이한  $n(\infty)$ 의 분포를 찾을 수 있는 새로운 SE 모델용 수치 모델링 방식이 필요하다. 온도에 따른 SE 모델의 특성 변화에 관련된 문헌들 중 산화물 TFT를 대상으로 변화를 관측한 결과들은 온도가 증가함에 따라 SE 모델의 시정수와 분산 파라미터가 감소하는 것을 보고하였다.

본 논문에서는 문헌들 중 수치 모델링에 필요한 3개 이상의 온도 데이터를 보고한 논문들 중 Gupta *et al.*의 데이터 [8]을 대상으로 제안하는 모델링 절차를 수행한다.

그림 1은 온도에 따른 문턱전압 이동량들을 [8] 수식 (1)의 SE 모델로 나타낸 일반적인 형태의 그래프이며, 온도가 높아질수록 시정수  $\tau$ 가 작아지는 것을 보여준다. 그림 1과 같은 일반적인 표시 방법은 시간대별 문턱전압 이동량의 축적 그래프이기 때문에 각 온도에 대해 시간대별로 발생하는 문턱전압의 변화를 보기가 어렵다. 따라서 축적형태가 아닌 순간적인 문턱전압의 이동량을 조사할 필요가 있으며, 이는 문턱전압을 시간으로 미분한 빈도수가 된다. 또한 그림 1은 각 온도에서 시간에 따른 문턱전압의 변화를 표시할 수 있으나, 시간에 따라 TFT로 공급되는 온도(열) 에너지의 특성은





Fig. 2. Instantaneous changes in stretched-exponential functions with respect to the thermalization energy. The vertical lines are the location of the time constants of the stretched-exponential model at different temperatures.

고려되지 않고 있다. 실제로 시간의 경과에 따라 열에너지가 지속적으로 공급되어 문턱전압의 변화에 영향을 주기 때문에 시간과 온도는 동시에 고려되어야 한다. 이를 위하여 독립적으로 표시된 시간과 온도를 통합할 수 있는 열화에너지(thermalization energy) 개념을 [7] 사용하여 그림 1의 가로축에 시간 대신 사용한다. 열화에너지는 시간과 온도를 통합하는 개념으로서 다음과 같이 표시된다.

$$E_{th} = kT \ln(vt) \tag{7}$$

여기서  $v$ 는 문턱전압 이동이 발생할 수 있는 확률 또는 주파수이며, 반도체 재료에 따라 고유한 값을 지닌다. 데이터 분석 과정에서  $v$ 는 시정수  $\tau$ 와 함께 모든 데이터를 시간 또는 열화에너지 축에서 평행 이동시키는 상수로 작용한다. 본 논문에서 제안하는 모델링 방식은 반도체 재료에 제한을 두지 않으므로 비정질 실리콘에서 관측되는  $10^{10}$ 으로 사용하였으며 [4,7], 반도체 재료가 확정되면 쉽게 보정이 가능하다.

위와 같은 과정을 통해 나타낸 그림 2는 열화에너지 [7] 대비 문턱전압 이동의 발생 빈도를 표시한 그래프이며, 매 순간 마다 발생하는 문턱전압 이동을 분석하기에 용이하다. 그림 2에서 세로축은 빈도수이기 때문에 그림에서 최댓값은 각 에너지 대역에서 발생하는 반응들 중에서 최대 반응을 표시한다. 이 최대 반응을 통계적 분포로 해석하였을 때, 최고 빈도수를 보이는 반




**Fig. 3.** Distributions of  $n(\infty)$  at different temperatures. The vertical lines are the location of the time constants of the stretched-exponential model at different temperatures.

응이 주된 반응이며 나머지 반응은 주된 반응 주변에 분포하는 것으로 생각할 수 있다. 그림 2의 세로줄로 표시된 시정수  $\tau$ 들은 각 온도에 대한 수식 (1)의  $\tau$ 를 열화에너지의 단위로 변환하여 표시한 것이다. 그림에서 열화에너지로 변환한 모델의  $\tau$  eV에서 최대 반응이 발생하는 것을 알 수 있으며, 이는 SE 모델의 특성 중 하나로 볼 수 있다. 즉, 시정수  $\tau$ 에서 문턱전압을 발생시키는 반응과 이를 제거하려는 반응 [5,6]의 크기가 역전되는 것을 알 수 있다. 수식 (1)의  $\tau$  sec.는 온도가 높아질수록 값이 작아지지만 그림 2에서  $\tau$ 를 열화에너지로 바꿔줬을 때에는 온도가 높아질수록  $\tau$  eV의 값이 더 높아진다. 온도가 높아질수록  $\tau$  eV가 커지는 것은 주된 반응이 발생하는데 필요한 열화에너지, 즉 시간과 온도를 더 많이 필요로 한다는 것을 의미한다.

그림 2에서 온도가 올라갈수록 반응 분포의 폭이 좁아지는 특성을 볼 수 있으며, 이 분포의 정도는 분산 (dispersive) 파라미터인  $\beta$ 로 표현된다 [9,10]. 여기서 주의할 점은 문턱전압 발생량 측면에서 볼 때, 그림 2는 정규화된 그래프이기 때문에 동일한 열화에너지 대역에서 각 온도의 절대적인 반응 개수를 비교하기는 어렵다는 것이다. 즉, 각 온도에 의해 발생하는 문턱전압 발생량의 스케일이 다르기 때문에 직접적인 문턱전압 반응 개수를 비교하기 어렵다. 따라서 0.7 eV 부근에서 발생하는 문턱전압을 야기한 반응이 40°C에서 가장 많이 발생하는 것은 아니다.

수치 모델링의 다음 과정은 그림 2와 같이 표현된 문턱전압 발생 빈도 데이터에 일치하도록 수식 (6)의 구




**Fig. 4.** Distributions of  $n_{peak+1}(\infty)$  and  $n_{peak+2}(\infty)$ . Equations for the exponential fitting lines are displayed and  $R^2$  is the coefficient of determination.

성원들을 찾는 것이다. 이를 위해 SE 모델의 빈도수 데이터와 수식 (5)로 구성된 수식 (6)의 데이터를 빈도수 그래프들이 일치하도록  $n(\infty)$ 값을 조절하였다. 이 과정을 통하여 얻어낸  $n(\infty)$ 값의 분포를 그림 3에 나타내었다.

$n(\infty)$ 값을 찾기 위해 본 논문에서는 수식 (5)의 변수(또는 인스턴스)를 20개로 사용하였으며 그림 3에서 세로줄의  $\tau$ 는 최대 반응에 해당하는  $n(\infty)$ 값의 분포 위치를 나타낸다. 최대 반응에 해당하는  $n(\infty)$ 값의 앞쪽에는 모델링에 필요한 열화에너지 대역이 크기 때문에 정교한 모델링을 하기 위해 많은 변수를 할당하였다. 그림 3에서 주된 반응의 앞쪽 열화에너지 대역의  $n(\infty)$ 값 분포는 직선의 형태이며, 이 특성에 착안하여 직선의 추세선을 사용하여 모델링을 한다. 여기서 주의할 점은 세로축이 로그 스케일이므로 실제로는 지수형태의 추세선이 된다. 앞쪽 분포에 대한 추세선을 찾으면 각 온도에서의 추세선의 기울기는 각각 19.043 과 23.637, 25.213 이다. 앞에서 언급한 바와 같이 문턱전압 발생 빈도의 분포는  $\beta$ 로 표현이 되며,  $n(\infty)$ 의 분포를 표현하는 이 기울기들이  $\beta/kT$ (18.9와 22.63, 23.65)와 유사한 것을 알 수 있다. 그림 3에서 찾은 추세선 기울기를 사용하여 최대 반응 이전의 열화에너지 대역에서  $n(\infty)$ 의 분포를 찾는 수식을 다음과 같이 모델링하였다.

$$\ln[n_i(\infty)] = \ln[n_{peak}(\infty)] - i \cdot \frac{\beta}{kT} \cdot 0.03eV \quad (8)$$



**Fig. 5.** Comparison of threshold voltage shifts obtained from SPICE simulation and the stretched Exponential model at different temperatures.

이 수식에서  $i$ 는 변수의 번호이며  $n_{peak}(\infty)$ 는 그림 3에서 보이는 최대 반응에 해당하는  $n(\infty)$ 값이므로 각 변수가 갖는  $n(\infty)$ 값에 대한 기준이 된다.

최대 반응에 해당하는  $n_{peak}(\infty)$ 값 이후에는 주어진 열화에너지 대역 내에서  $n(\infty)$  분포가 급격히 변하기 때문에 모델링에 필요한 열화에너지 대역 및 필요한 변수의 개수가 작다. 따라서 최대 반응에 해당하는  $n_{peak}(\infty)$ 값 이후에는 2~3개의 변수로도  $n(\infty)$ 값의 기술이 가능하며, 본 논문에서는 2개의 변수를 사용하였다. 수식 (8)의  $n_{peak}(\infty)$ 값을 기준으로 각 온도에서 뒤쪽 2개의 변수의 분포를 그림 4에 나타내었다.

그림 4에서 나타낸  $n(\infty)$ 값의 분포를 사용하여 각 온도에 대해  $n_{peak+1}$  번째와  $n_{peak+2}$  번째 변수를 찾는 수식 모델은 다음과 같다.

$$n_{peak+1}(\infty) = 131.63 \cdot \exp[-0.008(T-273)] \quad (9)$$

$$n_{peak+2}(\infty) = 183.89 \cdot \exp[-0.039(T-273)] \quad (10)$$

여기서  $n_{peak+1}$  번째와  $n_{peak+2}$  번째 변수들 역시  $n_{peak}(\infty)$ 를 기준으로 한 상대적인 값이다. 위와 같은 모델링을 하였을 때, 오차는 COD (coefficient of determination)로 표현이 가능하며 수식 (9)와 (10)에 대하여 COD는 각각 0.9979와 0.9989이다. 일반적으로

COD가 0.99 이상일 때, 그 모델링 또는 추정의 신뢰도는 매우 높다고 할 수 있다.

모델링의 마지막 단계로서  $n_{peak+1}$ 의 위치를 결정하는 수식 (1)의  $\tau$ 와 수식 (8)에 사용되는  $\beta$ 가 온도에 따라 변하는 정도를 수식으로 만든다.  $\tau$ 와  $\beta$ 는 각각 수식 (3)과 (4)의 형태로 온도에 의존하는 것으로 알려져 있지만, 실제 소자에서는 다른 경향을 보일 수 있다.

본 논문에서 참조하는 실험 데이터 [8]의 경우  $\beta$ 는 온도에 대하여 수식 (4)와 같은 선형적 의존 형태 [5]보다는 다음과 같이 온도에 대하여 로그 형태일 때 추세선과의 COD가 높아지는 특징을 보였다.

$$\tau = 4572.9e^{-0.051*(T-273)} \quad (11)$$

$$\beta = 0.3057\ln(T-273) - 0.6131 \quad (12)$$

위와 같은 모델링을 하였을 때,  $\tau$ 와  $\beta$ 에 대하여 COD는 각각 0.9952, 0.9915이다. 본 논문의 연구 내용은 소자의 특성에 대한 물리적 해석이 아니라 소자의 행동을 가능한 정확하게 시뮬레이션 툴에 구현하는 것이므로, 수식 (4)로 기술되는 온도 의존성보다 정확도가 높은 수식 (12)로 기술되는 로그 형태의 온도 의존성 모델을 사용한다.

### 3. 결과 및 고찰

본 논문에서 제안하는 모델링 방법의 검증을 위하여 제안한 수치 모델을 AIM-SPICE 시뮬레이션 툴에 구현하였다. 수식 (8)~(12)을 사용하여 14개의  $n(\infty)$ 를 계산하고, 수식 (6)에 따라 문턱전압 이동량을 계산하는 코드를 작성하였다. 이 코드는 Shockley 트랜지스터 모델에 결합되어 주어진 온도에서 시간에 따라 문턱전압 이동 효과를 반영한 소스-드레인 전류를 계산할 수 있게 해준다 [2]. 각 온도에서 AIM-SPICE에서 출력한 문턱전압 값의 변화치와 분석 모델인 수식 (1)의 값을 비교한 결과를 그림 5에 표시하였다.

시뮬레이션에 사용된 각 변수간의 분해능은 수식 (8)에서 나타낸 것처럼 0.03 eV로 사용하였으며, 12번째 변수가 최대 반응에 해당하는  $n_{peak}(\infty)$ 값이 되도록 설정하였다. 분석 모델과 시뮬레이션 결과 그래프를 비교했을 때, 각 온도에 대한 두 개의 그래프가 전반적으로 일치함을 보여준다.  $t = 10^2$  부터  $t = 10^3$  사이의 중간 영역에서 발생하는 분석 모델과 시뮬레이션 결과 그래프에 존재하는 약간의 오차는 다음과 같이 해석할 수

있다.

첫째, 열화에너지가 높은 영역에 변수를 두 개만 사용하였기 때문에 오차가 발생할 수 있다. 이 경우 해당 부분에 대한 변수의 개수를 늘이면 정확도를 높일 수 있으나, 시정수 이후의 에너지 영역에 생성되는 변수들이 중간 영역에 미치는 영향력이 크지 않기 때문에 효과는 크지 않을 것이다.

둘째, 그림 3의 빈도수 데이터와 수식 (5)로 구성된 수식 (6)을 비교하여 빈도수 그래프들이 일치하도록  $n(\infty)$ 를 조절할 때 오차가 발생할 수 있다. 그림 3에서 보이듯이 열화에너지가 작은 영역의  $n(\infty)$ 의 분포가 직선의 형태이나,  $n_{peak}(\infty)$  부근에서는  $n(\infty)$ 의 분포가 곡선의 형태이다. 따라서 시정수 부근에서의 오차는 직선을 사용하는 본 모델링 방식에 내재된 특성이라 볼 수 있다. 기존의 방법 [2]와 같이 두 개의 직선의 사용하는 방법으로  $n_{peak}(\infty)$  부근에 변화를 줄 수 있으나, 오차의 크기 대비 SPICE 입력 파라미터의 개수 증가에 대한 문제를 고려해야 한다.

마지막으로, 그림 4의 수치 모델이 하나의 온도에 대해 독립적으로 표현되는 것이 아니라 서로 다른 온도에 의해 영향을 받는 종속적인 성질이 있기 때문에 수식 (11)과 (12)에서 오차가 발생할 수 있다. 수식 (11)과 (12)가 전체 시뮬레이션에 주는 영향력은 매우 큰 것으로 나타난다. 따라서 온도에 대한  $\beta$ 에 대한 모델링에는 많은 주의가 필요하다.

#### 4. 결론

본 논문에서는 산화물 TFT에서 발생하는 온도의 변화에 의한 문턱전압 이동에 관한 시뮬레이션 방안을 제안하였다. 이 제안 방안은 문턱전압 이동에서 자주 관측되는 stretched exponential 모델이 온도에 의해 변하는 특성을 수치 모델링하고 SPICE 시뮬레이션 툴에 구현하는 것이다. 이 모델링 방안을 사용하여 기존의 산화물 TFT에서 추출한 stretched exponential 모델의 파라미터 값들을 대상으로 수치 모델을 추출하고

AIM-SPICE 툴에 구현하였다. AIM-SPICE에서 계산한 결과와 추출된 문턱전압 이동량을 비교하였을 때 두 데이터가 전반적으로 일치하는 것을 확인하였다. 본 논문에서 제안하는 방법은 디스플레이 분야에서 각광받는 산화물 TFT를 사용하여 회로를 설계할 때 신뢰성을 높이는 시뮬레이션 작업에 초석이 될 것으로 기대된다.

#### 감사의 글

이 연구는 서울과학기술대학교 교내 학술연구비 지원으로 수행되었습니다.

#### REFERENCES

- [1] K. J. Yang and D. Y. Yoon, *Korean Chem. Eng. Res.*, **48**, 737 (2010).
- [2] T. Jung, *J. Korean Inst. Electr. Electron. Mater. Eng.*, **26**, 341 (2013).
- [3] H. Ohta, K. Nomura, H. Hiramatsu, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, *Solid-State Electronics*, **47**, 2261 (2003).
- [4] H. L. Gomes, P. Stallinga, F. Dinelli, M. Murgia, F. Biscarini, D. M. D. Leeuw, M. Muccini, and K. Mllen, *Polym. Adv. Technol.*, **16**, 227 (2005).
- [5] S. C. Deane, R. B. Wehrspohn, and M. J. Powell, *Phys. Rev. B*, **58**, 19 (1998).
- [6] T. Jung, *Proc. 6th Int. Conf. on Convergence and Hybrid Information Technology* (eds. G. Lee, D. Howard, J. J. Kang, and D. Slezak) (ICHIT 2012, Daejeon, Korea, 2012) p. 453.
- [7] S. C. Deane, R. B. Wehrspohn, and M. J. Powell, *Phys. Rev. B*, **58**, 12625 (1998).
- [8] D. Gupta, S. H. Yoo, C. H. Lee, and Y. T. Hong, *IEEE Trans. on Electron Devices*, **58**, 1995 (2011).
- [9] M. J. Powell, C. van Berkel, I. D. French, and D. H. Nicholls, *Appl. Phys. Lett.*, **51**, 1242 (1987).
- [10] F. R. Libsch and J. Kanicki, *Appl. Phys. Lett.*, **62**, 1286 (1993).