Core-A based real-time video signal processing SoC design

Core-A를 이용한 실시간 영상 신호 처리 SoC 설계

  • Shin, Yosoon (Graduate School of Information and Communication, Hanbat National University) ;
  • Kim, Hansik (Graduate School of Information and Communication, Hanbat National University) ;
  • Ryoo, Kwangki (Graduate School of Information and Communication, Hanbat National University)
  • 신요순 (한밭대학교 정보통신전문대학원) ;
  • 김한식 (한밭대학교 정보통신전문대학원) ;
  • 류광기 (한밭대학교 정보통신전문대학원)
  • Published : 2012.11.22

Abstract

본 논문에서는 Core-A를 이용한 실시간 영상 신호 처리 SoC 설계와 검증에 대해 기술한다. 영상 신호 처리를 위한 방식으로 SoC를 사용하였으며 영상 처리를 위한 ISP를 설계하였다. 영상 처리를 위한 마이크로프로세서는 코드밀도를 높이고 Verilog HDL을 사용하여 기술되어 여러 응용분야에서 최적화할 수 있는 국내에서 개발된 Core-A를 사용하였다. 본 논문에서 제안한 SoC는 Verilog HDL언어로 설계 되었고, 기본 SoC의 구조는 Core-A, AMBA Bus, ISP, Memory controller, Uart로 구성하였다. 구현된 SoC는 다양한 영상 신호 처리를 지원하여 향후 영상압축 인코더의 실시간 이미지 처리용 소스로 사용할 수 있고 신호 처리 알고리즘 검증용에도 유용하게 사용될 수 있을 것으로 보인다. 설계 검증을 위해 먼저 FPGA를 이용하여 검증하였으며 TSMC $0.18{\mu}m$ CMOS공정으로 합성한 결과 동작주파수는 50MHz, 전체 게이트 수 86.1k로 확인되었다.

Keywords

Acknowledgement

Supported by : 한국연구재단, ETRI